CN119421407A 半导体结构及其形成方法 （长鑫科技集团股份有限公司）

刻停止层、第二导电层以及第一导电层进行蚀2在所述绝缘层远离所述基底的一侧依次形成第一导电层、第对所述绝缘覆盖层进行蚀刻以在所述阵列区及所述标记区分别形阵列区的所述绝缘部在所述基底上的正投影与位于所述位线接触孔内的所述有源区至少对所述掩膜层进行蚀刻以在所述阵列区及所述标记区分别形列区的所述掩膜结构在所述基底上的正投影与位于所述位线接触孔内的所述有源区至少以具有所述掩膜结构的所述掩膜层为掩膜对所检测所述绝缘部在平行所述基底的方向上的宽度，并在所述宽度在检测所述位线结构中的不同膜层在平行于所述基底的方向3对位于所述外围区的所述绝缘覆盖层、所述第二导电层、所述第一在所述外围区中位于所述栅极结构和所述隔离层以外的区域缘材料层的表面与位于所述栅极结构顶部的所述隔离层的表4[0007]对所述有源区和位于所述有源区顶部的所述绝缘层进行蚀刻，以形成位线接触所述阵列区的所述绝缘部在所述基底上的正投影与位于所述位线接触孔内的所述有源区述阵列区的所述掩膜结构在所述基底上的正投影与位于所述位线接触孔内的所述有源区5述绝缘材料层的表面与位于所述栅极结构顶部的所述隔离层的表[0033]本公开的半导体结构及其形成方法，通过在绝缘覆盖层67或等离子体)影响，不同区域的蚀刻进度可能存在差异，易出现标记区被过度蚀刻的现象区，所述阵列区内设有浅沟槽隔离结构以及由所述浅沟槽隔离结构分隔成的多个有源区，8止层的蚀刻速率相对较小，在形成绝缘部的过程中不会对蚀刻停止层的表面造成较大损9[0078]可通过非等向蚀刻工艺在各显影区对有源区112和位于有源区112顶部的绝缘层高度，可将蚀刻后有源区112中凹陷的部分以及绝缘层12中与该凹陷部分相对应的通孔共层31阻止导电材料层32中的金属离子向第一导电层2内扩散，有助于提高器件稳定性；同5，绝缘覆盖层5可覆盖剩余的蚀刻停止层4的表面以及外围区C中未被蚀刻停止层4覆盖的[0085]在本公开的一些实施例中，在形成绝缘覆盖层5之后，本公开的形成方法还可包[0087]可通过化学气相沉积、物理气相沉积或原子层沉积等方式在绝缘覆盖层5的表面[0089]在本公开的一些实施例中，本公开的形成方法还可包括步骤S13[0091]隔离层400的材料可为绝缘材料，可通过隔离层400对栅极结构300的表面进行绝子膜层401的材料与第三子膜层403的材料均可为氮化硅，第二子膜层402的材料可为氧化形成绝缘材料层500，所述绝缘材料层500的表面与位于所述栅极结构300顶部的所述隔离材料可至少填满栅极结构300顶部的隔离层400的表面与衬底1表面之间的高度差；随后可位于所述位线接触孔113内的所述有源区112至少部分重合；所述蚀刻停止层4的蚀刻速率[0097]在本公开的一些实施例中，绝缘覆盖层5与蚀刻停止层4的蚀刻选择比大于10:[0100]可通过化学气相沉积、物理气相沉积或原子层沉积等方式在绝缘覆盖层5的表面[0102]步骤S220，对所述掩膜层6进行蚀刻以在所述阵列区A及所述标记区B分别形成掩膜结构61，位于所述阵列区A的所述掩膜结构61在所述基底11上的正投影与位于所述位线分掩膜结构61在基底11上的正投影位于阵列区A内，且该部分掩膜结构61在基底11上的正缘部51，干法蚀刻的蚀刻气体可根据绝缘覆盖层5以及绝缘覆盖层5下方的蚀刻停止层4的[0107]可以各绝缘部51为掩膜对其下方的蚀刻停止层4、第一导电层2以及第二导电层3导电层3以及第一导电层2之后，位于阵列区A的绝缘部51以及其下方剩余的蚀刻停止层4、3以及第一导电层2进行蚀刻，以在阵列区A形成位线结构100，并在标记区B形成标记图形方的第二导电层3中的顶部膜层的具体材料设定，以保证在不破坏绝缘部51的形状及尺寸完成步骤S310后标记区的结构如图20[0112]可以绝缘部51和其下方剩余的蚀刻停止层4共同作为掩膜对第二导电层3及第一[0115]举例而言，在形成绝缘部51之后，且在蚀刻蚀刻停止层4之前，可通过关键尺寸对蚀刻停止层4、第二导电层3以及第一导电层2进行蚀刻)。第一预设偏差范围可为0nm~5nm，即各绝缘部51中尺寸差距最大的两个绝缘部51的宽度的差值的绝对值在5nm以内(包[0118]步骤S170，检测所述位线结构100中的不同膜层在平行于所述基底11的方向上的宽度，并在所述位线结构100中的不同膜层在平行于所述基底11的方向上的宽度差异超过[0119]在形成位线结构100和标记图形200之后，可通过光学方法测关键尺寸(Optical导电层3在平行于基底11的方向上的宽度在第二预与此同时，由于通过两步闭环检测(CD检测和OCD检测)精准的控制了位线结构100的轮廓，进而降低了位线结构100出现尺寸异常的概率，有助于增大后续用于形成电容插塞的电容[0123]上述半导体结构中各部分的具体细节及制造工艺已经在对应的半导体结构的形[0124]举例而言，该半导体结构可以是动态随机存取存储器(DynamicRandomAccess者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识