【《可选频率倍乘的时钟缓冲器电路原理图仿真分析》720字】_第1页
【《可选频率倍乘的时钟缓冲器电路原理图仿真分析》720字】_第2页
【《可选频率倍乘的时钟缓冲器电路原理图仿真分析》720字】_第3页
【《可选频率倍乘的时钟缓冲器电路原理图仿真分析》720字】_第4页
【《可选频率倍乘的时钟缓冲器电路原理图仿真分析》720字】_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

II可选频率倍乘的时钟缓冲器电路原理图仿真分析目录TOC\o"1-3"\h\u25809可选频率倍乘的时钟缓冲器电路原理图仿真分析 160241.1ICDesign软件介绍 1168721.2原理图仿真步骤 1142511.3电路组成模块电路原理与分析 36191.4原理图仿真结果与分析 51.1ICDesign软件介绍Cadence，在电子设计领域中居于领导地位，是全球范围中的大型电子设计自动化（EDA）软件，它包含的工具非常广泛，涵盖的领域也非常广阔，几乎涵盖了EDA设计的每个方面。在ASIC设计、PCB板设计和FPGA设计中发挥了极其重大的作用[16]。Cadence可以将设计概念带到生活中，在设计中有着绝对的优势，其功能有对电路的仿真与设计、对版图设计的自动布局布线以及对最终版图的验证[17]。1.2原理图仿真步骤首先，开机启动VMware，打开虚拟机，进入Linux系统，右键单击Opentheterminal，shell中键入Virtuoso&,CIW（CommandInterpreterWindow）窗口打开；其次，在CIW窗口下建立一个名为SBJ的库，在LibraryManager窗口下建立新单元，新建原理图，绘制相关元器件的电路原理图；最后，调出仿真命令窗口，进行DRC、LVS仿真[18]。图图1.1原理图绘制流程图图图1.2用Virtuoso绘制出的原理图图1.3运算放大器原理图1.3电路组成模块电路原理与分析图1.3运算放大器原理图图1.4传输门电路原理图图1.4传输门电路原理图图1.4所示为可选频率倍乘的时钟缓冲器电路中的传输门模块电路原理图。传输门由两个相对的PMOS、NMOS管组成,传输门的导通电阻很高，截止电阻很高。。PMOS背栅接VDD，NMOS背栅接GND。PMOS的源级与NMOS的源级相连，PMOS的漏极与NMOS的漏极相连，在源级输出。图1.5为可选频率倍乘的时钟缓冲器电路中的反相器模块电路原理图。反相器由两个PMOS、NMOS管组成。PMOS背栅接VDD，NMOS背栅接GND。PMOS的源级接VDD，PMOS的源极接GND，PMOS与NMOS的漏级共同接输出。图图1.5反相器原理图1.4原理图仿真结果与分析图图1.6电路图仿真波形图对所设原理图进行仿真分析和验证，电路仿真结果显示电路原

人人文库> 全部分类> 行业资料 > 工业设计

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论