CN119446916A 一种具有掩埋式电源轨的集成封装结构的制备方法 （盛合晶微半导体(江阴)有限公司）

一种具有掩埋式电源轨的集成封装结构的本发明提供一种具有掩埋式电源轨的集成半导体基底的正面生长外延硅并在外延硅上制备STI沟槽和掩埋式电源轨，并在第一半导体基底的背面形成纳米硅通孔与掩埋式电源轨电连技术要求相比于在第一半导体基底的正面外延锗硅层更简单，在实际生产过程中更加容易控制，再加上无需再使用湿法刻蚀溶液去除锗硅2于所述第一半导体基底的正面进行氧离子注入并进行高温退火工艺以在所述第一半在所述外延硅层上形成有源区以及实现将有源区进提供第二半导体基底并于所述第二半导体基底的正将所述第二氧化硅层与所述外延硅层进行键合并对所述第一半导体基底的背面进行对所述第一区域进行蚀刻以形成硅通孔，并对所述硅通孔入能量为1keV～50keV且注入剂量为5e13/cm2～3[0008]于所述第一半导体基底的正面进行氧离子注入并进行高温退火工艺以在所述第4[0011]于所述多个STI沟槽之间形成掩埋式电源轨，然后并将所述第一半导体基底进行[0013]将所述第二氧化硅层与所述外延硅层进行键合并对所述第一半导体基底的背面[0015]对所述第一区域进行蚀刻以形成硅通孔并对所述硅通孔填充形成与所述掩埋式[0020]可选地，形成所述第一氧化硅层的氧离子的注入能量为1keV～50keV且注入剂量备STI沟槽和掩埋式电源轨，并在第一半导体基底的背面形成纳米硅通孔与掩埋式电源轨[0026]图1显示为本发明的具有掩埋式电源轨的集成封装结构的制备方法的步骤流程[0027]图2显示为本发明的具有掩埋式电源轨的集成封装结构的制备方法中第一半导体[0028]图3显示为本发明的具有掩埋式电源轨的集成封装结构的制备方法中于所述第一[0029]图4显示为本发明的具有掩埋式电源轨的集成封装结构的制备方法中形成外延硅5[0030]图5显示为本发明的具有掩埋式电源轨的集成封装结构的制备方法中形成STI沟[0031]图6显示为本发明的具有掩埋式电源轨的集成封装结构的制备方法中形成初始电[0032]图7显示为本发明的具有掩埋式电源轨的集成封装结构的制备方法中形成掩埋式[0033]图8显示为本发明的具有掩埋式电源轨的集成封装结构的制备方法中将所述第一[0034]图9显示为本发明的具有掩埋式电源轨的集成封装结构的制备方法中形成第二氧[0035]图10显示为本发明的具有掩埋式电源轨的集成封装结构的制备方法中对所述第[0036]图11显示为本发明的具有掩埋式电源轨的集成封装结构的制备方法中显露所述[0037]图12显示为本发明的具有掩埋式电源轨的集成封装结构的制备方法中形成硅通[0038]图13显示为本发明的具有掩埋式电源轨的集成封装结构的制备方法制备得到的6词典中定义的术语)应该被解释为具有与它们在相关领域的上下文和/或本说明书中的含发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数[0049]S2：于所述第一半导体基底101的正面1011进行氧离子注入并进行高温退火工艺以在所述第一半导体基底101内形成第一氧化硅层102，所述第一氧化硅层102将所述第一[0051]S4：在所述外延硅层103上形成有源区104以及实现将有源区104进行隔离的多个[0057]以下结合附图对有关所述具有掩埋式电源轨的集成封装结构的制备方法做进一7氧化硅层102将所述第一半导体基底101分为第一区域101时第一半导体基底101正面1011的硅层由于高能氧离子的注入而被破坏，然后对第一半导体基底101进行高温退火工艺使得第一半导体基底101内部的硅与氧离子反应形成第一氧度(诸如大于大约700℃或大于大约800℃)下对第一半第一区域1013的上方再生长一层外延硅层103从而使得后续制备的器件符合质量要求，外8使得第一半导体基底101的正面1011能够与未图形化基底109的正面采用热氧化工艺形成第二氧化硅层110，使得第二氧化硅层110能够与有源方面还能够提高第一半导体基底101与第二半导体基底键合并对所述第一半导体基底101的背面1012进行研磨，去除所述第二区域1014以显露所第二氧化硅层110与有源区104进行接触键合，由于在第一半导体基底101的内部形成有第可以作为研磨的停止层，对第一半导体基底101的背面1012进行研磨时可以去除第二区域孔111并对所述硅通孔111填充形成与所述掩埋式电源轨108电连接的导电接触件113，其[0079]形成所述导电接触件113的步骤包括：于硅通孔111中先形成阻挡层112，阻挡层112覆盖所述硅通孔111的侧壁，在硅通孔111中形成完全覆盖阻挡层112和硅通孔111底壁阻挡层112包括在第一区域1013上沉积介电材料层或者对第一半导体基底101的第一区域1013进行热氧化以形成阻挡层112，阻挡层112覆盖硅通孔111的侧壁以及第一区域1013的9硅层作为研磨减薄停止层，而在第一半导体基底的正面生长外延硅并在外延硅上制备STI沟槽和掩埋式电源轨，并在第一半导体基底的背面形成纳米硅通孔与掩埋式电源轨电连