1.4-3 并行IO口P2的内部结构与操作_第1页
1.4-3 并行IO口P2的内部结构与操作_第2页
1.4-3 并行IO口P2的内部结构与操作_第3页
1.4-3 并行IO口P2的内部结构与操作_第4页
1.4-3 并行IO口P2的内部结构与操作_第5页
已阅读5页，还剩9页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

并行I/OP2的内部结构与操作第一功能：作为准双向I/O输入/输出数据第二功能：并行扩展外部存储器时，输出外部存储器地址的高8位A8~A151.P2的功能外部存储器小于256B时，只需8位地址即可。①②输出驱动电路②①双功能选择电路①实现锁存器的输出和地址/数据信号之间的选择2.P2的内部结构2.P2的内部结构地址总线P2的操作准双向I/O输入/输出数据并行扩展外部存储器（容量大于256B），P2输出高8位地址A8～A15。（P0输出地8位地址A0～A7）3.P2的操作1输出1截止0011作为准双向I/O输入/输出数据3.P2的操作0饱和导通1000作为准双向I/O输入/输出数据输出03.P2的操作1截止011/01/0读引脚指令0作为准双向I/O输入/输出数据输入数据1/01/03.P2的操作截止1/00作为准双向I/O输入/输出数据1/01/0读锁存器指令输入数据3.P2的操作1截止101地址输出外部存储器地址的高8位输出地址13.P2的操作011饱和导通0输出外部存储器地址的高8位输出地址0地址3.P2的操作①①锁存低8位地址向指定存储单元写入数据存储单元高8位地址由P2送出，低8位地址由P0送出ALE输出使能信号使能锁存器，低8位地址锁存，P0总线空闲待写数据经P0写入指定存储单元4.单片机并行扩展外部数据存储器接口电路①①锁存低8位地址从指定存储单元读取数据存储单元高8位地址由P2送出，低8位地址由P0送出ALE输出使能信号使能锁存器，低8位地址锁存，P0总线空闲先向P0写入0xFF

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论