面向人工智能的光计算与光互连技术发展路径

面向人工智能的光计算与光互连技术发展路径2026年9月201. 背景光计算光互连总结展望3面向人工智能的光电融合技术以光计算与光互连为两大核心支柱人工智能的算力饥渴催生智算中心的全面建设，智算中心是专为AI应用设计的算力供给中心，包含计算、互连、存储三大环节。极致算力密度与通信需求驱动光电融合技术全面渗透，光计算重构底层计算范式、光互连强化智算网络血脉，为本报告主要内容；光存储主要定位于冷数据归档、非AI应用，在本报告中不作介绍。优势并行度提高能耗降低时延降低范式拓展光通用处理器光专用加速器

算力模块级光互连运力芯片级光互连新型光存储存力传统光存储多维复用、高密度光存储；基于相变、电荷俘获、光机械效应的可集成光存储。基于相变材料（如

GeSbTe）的蓝光光盘，提升读写速度与容量智算数据流逻辑计算环节：数据的处理加工异构计算加速集群化算力调度算力能效优化互连环节：数据的传输搬运高速率高带宽互连智能无损网络芯片级互连存储环节：数据的起点与归宿分层存储架构分布式存储与并行I/O算存协同优化渗透跨机柜

scale-out机柜内

scale-up芯粒内/片上

scale-inA

负载集中于智算中心内部4光计算与光互连助力开启新一代AI算力架构革命，“算力”和“能效”双重压力驱动计算架构走向“并行+异构+低精度+存内+低能耗+算网+X”的系统级创新其中光计算可映射到前五项，助力跨越电计算能耗鸿沟，光互连可映射到后两项，持续突破电互连带宽极限，以网强算。二者是AI算力基础设施的核心竞争壁垒。光计算助力跨越电计算能耗鸿沟电计算光计算光算连存一体制程逼近极限：支持高精度浮点，产业链成熟。但摩尔定律放缓、物理极限逼近，能耗瓶颈突出高并行：具有多维复用方式，天然高并行；低能耗：无欧姆加热，能耗远小于电计算＞10TOPS/W。异构加速：可作为低精度线性计算核心辅助加速光算连：片上/片间光互连拼接超节点计算平台，支持资源池化；光算存：存算一体消除潮汐性数据读写，待机功耗接近0算力能效能效算力专用低精度核心存内/近存计算能效优化异构计算算力网络协同英伟达Blackwell张量核心支持FP4等超低位宽xAI光纤环路延迟线存储器构想闽宁云平台实现东西部算力资源的深度协同中移动呼市智算中心支持CPU/GPU/NPU统一调度腾讯云AI能耗管理系统包括感知/算法/应用层光互连突破电互连带宽极限电互连模块级光互连芯片级光互连带宽-距离积受限：与CMOS电路天然兼容、工艺成熟，但可用带宽随距离急剧下降高带宽密度：具有多维复用方式，理论单纤>1Pbps；低能耗：高速长距传输（>1m）能效占优。短距渗透：光互连边界持续向芯片内部推进，光电在封装边界融合。人工智能算力飙升驱动计算架构革新分布式混合并行OpenAI

GPT-4数据/张量/流水线三维混合并行501. 背景光计算光互连总结展望6数字与模拟路线分别依托光逻辑门与光物理过程支撑AI任务数字光计算通过构建逻辑门适配通用逻辑、控制流、全流程独立运算。模拟光计算通过光波的干涉、衍射与叠加，可天然实现神经网络核心的矩阵乘法与卷积运算，适配大吞吐、低能耗、大规模线性张量计算。适配性基础：光逻辑门AI计算：本质是可并行、低精度的重复运算。AI计算变革：可通过二值

/

三值量化大幅降低精度需求。光逻辑门特点：与门：权重乘法，或门：特征求和，阈值门：激活核心适配方法：三层路径数据与算子层：AI

运算

→光布尔逻辑映射：把

AI

的浮点权重

/

激活二值化、用光强

/

波长

/相位编码，乘加（MAC）→

逻辑最小项求和，激活函数

→逻辑阈值。网络架构层：光逻辑卷积算子替代传统卷积，纯布尔逻辑完成端到端

CNN

推理，硬件极简。硬件层：可重构光逻辑门阵列：单器件动态切换，大规模光逻辑阵列。适配性基础：光物理过程AI计算：AI

计算本质是大规模线性乘加运算（如神经网络的核心是矩阵乘法）。光的物理过程与矩阵乘法高度同源：光的干涉、衍射、耦合、功率叠加在物理上就是乘法

+

累加，天然并行。低精度容忍性匹配：现代AI对数值精度不敏感（8bit及以下），而模拟光计算非常适合低精度、高并行、高吞吐场景。核心适配方法：三层路径数值编码：将AI数据映射为光模拟量：输入神经元：用光强度

/

振幅

/

相位/脉冲宽度表示，权重：用分光比、相移、反射率、微环耦合系数表示。线性运算：乘法：光衰减、相位调制、分光，加法：光波相干叠加

/

非相干功率叠加。网络映射：AI层

→光线性层：全连接层

→干涉矩阵（MZI

阵列、微环阵列）卷积层

→

衍射层

/

超表面

/

空间光调制Transformer

注意力矩阵

→

波长复用

+

光矩阵乘。数字光计算以布尔逻辑运算为核心量化为数字信号计算并行度受逻辑门阵列规模限制侧重复杂逻辑、高可靠、小规模

AI

任务落地难度中等，与电子接口标准化程度高模拟光计算以线性乘加运算为核心连续模拟量直接表征精度可控性较差，全光非线性实现难度高侧重高吞吐、低时延、大规模

AI

任务落地难度较低

-

中等，噪声抑制难度大对比分析适配性基础

核心适配方法性能核心特征应用场景定位工程落地难度数字光计算模拟光计算7推理场景模拟路线更为适配，训练场景二者均有明显短板AI推理仅执行前向单层矩阵乘、卷积，无反向梯度、无频繁权重更新、无复杂循环分支，十分匹配模拟光计算“线性并行”

特点。AI训练需要前向线性计算

+

反向梯度传播

+

权重迭代更新

+高精度误差收敛，纯模拟光计算无法独立完成，纯数字光计算理论可完整训练，但当前产业化不可行。推理场景 训练场景①-仅执行前向单层矩阵乘、卷积②-无反向梯度、无频繁权重更新③-无复杂循环分支数字光计算推理：依靠多级光子逻辑门逐比特运算、并行度较低，时延与功耗显著高于模拟光路，现阶段不完全适合规模化推理部署。训练：可原生实现正向+反向全流程逻辑，理论能独立完成大模型训练，但集成规模不足、算力密度低，不具备商用能力。模拟光计算推理：相对成熟，但仅支持低量化精度推理，高精度专业推理需搭配电子电路校正。训练：光域无法原生实现反向梯度传播，需光电协同；模拟信号噪声累积，多轮训练误差持续放大；权重实时更新依赖电域存储调控，反复OEO转换降低能效收益。①-包含反向梯度传播、权重迭代更新、高精度误差收敛②-包含大量循环、分支、高精度数值运算8传统AI算法在精度、算子、训练维度优化改进为适配光计算硬件特性，传统AI

算法在精度、算子、训练三个维度均出现对应优化方法与典型实例。精度方面，模型适应光的低精度与非理想；算子方面，任务映射为光擅长的并行线性计算；训练方面，引入STE或电训练降低难度。优化目的典型实例优化维度精度优化降算子优化并训练优化合降低光调制精度要求，适配光器件离散调控特性让模型适应光器件非理想性（相位误差、串扰），保证推理精度提升模型对光噪声、环境扰动的容忍度BinaryConnect、BinaryNet，适配数字光PLA阵列与MZI模拟光芯片MIT光神经网络芯片，训练中嵌入光器件误差模型衍射神经网络训练时加入光散射噪声、姿态扰动将卷积任务映射为光擅长的矩阵乘，最大化光并行优势充分利用光的波长/空间并行特性，提升算力利用率适配光硬件无法实现条件分支、动态shape（张量库运行时动态分配内存）的局限MediONN芯片用于医学影像分割，将卷积转换为乘加运算Transformer模型光芯片映射，QKᵀ、MLP模块整块并行计算光计算推理引擎（如OpticalCNN），统一使用静态图部署解决光域计算不可微问题，实现端到端训练适配“光前向、电反向”的混合计算架构，降低训练难度让模型权重天然适配光器件可实现范围，减少部署损耗光逻辑二值网络、MRR量化网络，通常都采用STE完成训练Stanford

D2NN、MIT

ONN，采用“光推理+电梯度”训练流程UCB微环光神经网络，训练时同步优化权重与微环调谐点优化方向二值/多值量化神经网络硬件感知量化训练噪声鲁棒训练CNN展开为矩阵乘法（im2col）大batch、大通道、大矩阵优化移除动态控制流直通估计器（STE）光电混合反向传播硬件感知联合优化适配低精度、模拟噪声特性适配光并行矩阵乘法适配光电混合前向/反向9多重挑战制约光计算实用化进程光计算实用化的核心瓶颈集中在器件物理、集成工艺、计算精度、系统稳定性、软件生态、成本良率六大维度。软件生态

集成工艺问题挑战器件与材料物理瓶颈

光源与调制器性能受限，非线性光学激活器件阈值高、种类单一波导与传输损耗高、光电转换瓶颈集成与制造工艺瓶颈异质集成工艺温度、晶格失配光

-

电

-

微流体多物理域共封装，对准精度要求高计算精度与规模瓶颈光计算为模拟运算，当前主流精度仅

8bit

可重构性与算力规模受限，<

256×256，难以支撑大模型张量运算系统稳定性瓶颈相位噪声、温漂、振动致计算误差累积光芯片间、光

-

电接口带宽、延迟不匹配，形成系统瓶颈。软件生态瓶颈无适配光计算的编程框架、编译器、算子库，模型映射需重构。与

CUDA

等电子生态割裂，开发者生态薄弱。成本良率瓶颈单片成本为

CMOS

芯片十几倍，规模效应缺失陷入“成本

-

量产”恶性循环。10光计算依靠自身优化增强实用性光计算通过持续提升算力密度、能效比等核心功能指标，结合产业链上下游协同创新、标准体系完善及软硬件生态优化，不断提升工程化成熟度，从而显著增强实际落地能力与实用价值，推动其在人工智能领域的应用。空间

-

波长

-

时间三维并行功能优化拓展计算维度与通用性多维度并行计算架构POMMM范式实现四阶张量并行，单次光传播处理多矩阵运算。性能优化提升精度、稳定性、集成度产业生态优化降本、标准化、规模化工艺与良率突破全光非线性与激活可重构光路基于

MRR、MZI

阵列的动态可编程芯片，支持矩阵、傅里叶、优化问题多任务适配。新材料石墨烯、拓扑绝缘体、超材料非线性器件，实现低阈值、高速光激活。全光维度转换OLS

架构实现图像

-

光学潜域高效映射，效率>

95%。材料器件低损耗

氮化硅、高对比度光栅硅波导：传输损耗材料与

降至0.05dB/cm

以下；微腔光频梳单光器件

源替代百个激光器，体积缩90%、功耗降90%稳定性与精度提升校准与控制实时相位校准：FPGA+闭环反馈，动态补偿温度/

振动误差，

等效精度至12-16bit。AI温控算法：微环调制器补偿功耗相对原始热调功耗占比降至<

2%。高密度集成与3D封装先进集成封装CPO：光引擎与ASIC同封装，互连距离缩至<5mm

，

带宽提升10

倍、功耗降50%；硅光3D堆叠集成密度提升50倍制造与测试良率提升至90%+，追平硅光通用量产良率门槛，单片成本降至电芯片2倍内。晶圆级测试与自动化测试平台，量产速度大幅提升。标准规范国家标委界定定义、统一光计算系统分层架

构、算力指标体系等；光计算PCIe/CXL

加速卡，兼容现有服务器。标准与接口统一工具链支持PyTorch/TensorFlow

模型的光算编译原型链。构建算子库与仿真工具：覆盖光矩阵乘法、卷积、FFT等AI核心算子的专用算子库。软件栈全栈构建11光电协同驱动光计算实用化以电子系统的灵活控制、精准调度与非线性处理能力为支撑，结合光计算在高速并行、低时延、大带宽传输与高能效算力上的天然优势，通过光电混合架构深度融合打通从原理验证到场景落地的关键链路。架构分工光域：高速并行矩阵乘加、卷积、傅里叶变换（占AI负载70%+）。电域：控制、激活函数、池化、逻辑、存储、精度校准。任务调度系统级光电任务划分：线性密集型给光、复杂逻辑给电，能效大幅提升。混合精度计算：光8bit以内推理

+

电16/32bit训练，适配全场景AI。生态兼容光计算API适配电计算软件框架/协议，保护现有软件投资。GH200通过NVLink-Fusion开放NVLink-C2C电协议。实例1实例2曦智科技PACE

/

天枢（PACE2）光电混合加速卡，矩阵运算能效约为

A100

的

1/18，决组合优化问题（Max-cut/Ising）比

A10

快295

倍LightmatterEnvision，光域：MZI阵列光矩阵乘法。电域：控制、非线性、存储、调度。ResNet-50

能效超

A100

数倍。实例1实例1实例2实例2中科院半导体所端到端闭环光电混合架构（ECA），光4bit

特征提取

+

电

FP16

训练

/

校正。硬件-算法协同。MNIST识别准确率90.8%接近8bit电计算极限

）。Deepoc光电混合具身大模型推理框架，前端光8bit特征提取

+后端电FP16决策优化，整体能耗降低50%。使用动态路径优化算法，规划效率提升2.3倍。曦智光电软件栈兼容电生态，API/编译器：光算子接入PyTorch/ONNX/OneFlow，模型零代码迁移。光加速卡（如PACE/天枢）支持

PCIe。英伟达NVLink-Fusion

计划开放第三方定制芯片，NVLink-C2C理论支持光计算芯片封装集成，CUDA平台为光计算协处理器定制扩展异构框架（CUDA-Q）。Ayar

Labs和Lightmatter先后宣布加入NVLink

Fusion生态。1201. 背景光计算光互连总结展望单通道100G/200G光模块成熟，AI算力引发全链条结构性紧缺单通道100G/200G光模块已全面成熟，国际标准体系完整并实现大规模商用部署。近年来AI算力资本开支爆发，单通道100G/200G光模块需求端刚性增量+供给端刚性约束导致的供应链紧张格局预计持续至2027年末到2028年初。标准化组织技术方案距离进展IEEE802.3df8×100Gb/s8对MMF/SMF50m/100m/500m/2km已发布802.3dj4×200Gb/s4对SMF500m/2km在研4波长复用SMF500m/2km/10km8×200Gb/s8对MMF50m/100m在研8对SMF500m/2kmIPEC8×100Gb/s8对SMF500m已发布2×400Gb/s

FR44波长复用SMF2km已发布8×200Gb/s(Gen1)MMF/SMF50m-2km+已立项4×400Gb/s(Gen2)SMF500m/2km已立项CCSATC6WG48×100Gb/s8对MMF/SMF50m/100m/500m/2km已发布2×400Gb/s

CWDM44波长复用SMF2km/6km/10km已发布4×200Gb/s4对SMF500m/2km已发布4波长复用SMF500m/2km/10km8×200Gb/s8对SMF/8波长复用SMF500m/2km/10km已发布国内外标准体系基本完善投资上涨产能锁定需求激增⚫

全球云厂商算力资本开支大幅扩张⚫

AI服务器光通道搭载量远超传统设备⚫

头部客户长单锁产，提前透支未来1-2年供给需求侧价格飙升缺口放大交期拉长⚫

InP衬底与200G/L

EML光芯片为最核心卡点⚫

高速DSP电芯片产能被海外云厂商提前锁死⚫

配套元器件（隔离器、连接器、PCB）同步短缺13供给侧AI应用光模块销售额持续增长全球五大头部云厂商资本支出持续增长800G&1.6T速率为2025-2030年以太网市场主导14单通道400G光模块技术路线尚未收敛，预计2年后规模商用单通道400G光互连是204.8T容量交换机与十万卡级智算集群的必由之路。单通道400G可插拔光模块需求明确、技术分层，工程化与良率为核心瓶颈，多材料平台并行发展（InP、TFLN方案可行，硅光性能具有挑战），关键芯片器件原型推出、但标准与应用尚不成熟，暂无规模应用。三大平台并行发展调制格式按需选择FEC以KP4为基线200G/L及以下400G/L新方案优/劣势分析EMLSiPhEMLSiPhTFLN直接驱动TFLNNRZPAM4PAM4PAM6PAM8外FEC：RS-FEC

(KP4)内FEC：Hamming（128，120）⚫

外FEC：RS-FEC(KP4)⚫

内FEC：SP4（180，170）,

BCH(128,120)优势：铌酸锂调制器速率极高，可达320GBaud512Gbps；劣势：材料尚不成熟，晶圆尺寸小、成本高良率低、异质集成困难。优势：更高调制格式对器件频率要求更低；劣势：更高调制格式将导致预算进一步降低，需要更强的编码以补偿信噪比优势：编码增益更高，对频率要求更低；劣势：编码复杂度提升，

系统时延、功耗等上升推进技术方案收敛与生态成熟PCB架构、高密度连接器博通首发商用级400G/L光DSP（3nm工艺）@OFC2026GPU连接:

Scale-up机柜连接:

Scale-out高密度交换(1Pbps)OIF:

CEI-448G框架文件2025年11月发布IEEE：单通道400G以太网工作组2026年3月成立NIDA：400G

per

Lane

MSA白皮书2026年4月发布99GHz超高频EML

(OFC

2026)超110GHz带宽TFLN

(OFC

2026)85GHz硅光异质集成（OFC2026）80GHz纯硅光方案（OFC2026）探测器、驱动器、跨阻放大器原型推出400G/L概念验证功能演示工程原型预计2026年末-2027年开展客户验证，2028年实现规模商用，2029-2031年全面普及51低能耗路线持续革新，LPO/LRO/XPO分阶段落地LPO/LRO/XPO均采用线性方案（全部或部分去除DSP），低能耗优势明显。LPO落地更快，成为AI短距光互连重要力量；LRO仍处早期验证，预计2027年后逐步起量；XPO意图进一步为可插拔延续生命，商用节点或为2028年后。多重技术路径协同赋能，显著延长可插拔光互连技术路线的产业生命周期对比维度LPO（线性收发无DSP）LRO（线性接收无DSP）XPO（超高密度可插拔）结构框图标准化程度底层100G/L标准发布，200G/L标准在研，互通相对困难底层100G/L标准发布，200G/L标准在研，光口兼容IEEE跨厂商互通障碍少XPO

MSA

2026年3月成立，7月发布IA，标准生态未完善当前落地进度2025年已开展试点，2026年成为AI短距重要力量2026年少量样品验证暂无批量订单产业链瓶颈跨厂商兼容、1.6T

良率爬坡无硬性瓶颈液冷基建、交换机改造规模化商用启动时间2026–2027

年（800G

主力）2027–2028

年（1.6T

主流）2027年末小规模试点，2028年后放量16NPO商业部署在即NPO兼具技术可行性、量产能力与可靠性。近一年，行业接连推出3.2T、6.4T等多款NPO迭代产品（硅光/VCSEL方案）。部分大型云厂商对封闭自研的CPO方案持保留态度，加之NPO供应商更为丰富，这类企业或将优先部署NPO方案。云公司光引擎供应商6.4TSiPhNPO:

32*200Gbps6.4TSiPhNPO:

32*200Gbps线性接口,

功耗~26W可拆卸电接口3.2TVCSELNPO:

32*100Gbps能效:

1pJ/bit2025Q4

，

阿里云宣布成功点亮

3.2TNPO模块，随后应用于国产四芯片交换机联合合作伙伴研发3.2T

NPO光引擎，并已于2026Q1完成样品验证。目前正对CPO与NPO两类方案同步评估，但将优先部署NPO。Passage L20

光引擎6.4T

BiDi

NPO:

32

端口@212G板载集成形态或独立模块形态来源:

OFC2026来源:

OFC202671CPO良率/产能/稳定性决定规模交付节奏产业对CPO量产的关注点，已经从“能不能做”转向“良率、产能与稳定性”。未来2年可视为爬坡和验证窗口，稳定规模交付仍需时间。博通：102.4T

CPO交换机向早期客户与合作伙伴送样MZM方案技术复杂度低，相对成熟英伟达：102.4T

CPO交换机宣布全面量产MRM方案技术强调极致性能，较为激进维度已公开信息未披露信息成品质量已公开known-good

engine筛选、局部贴装和架构收益数据尚未公布筛选良率、贴装耦合良率、工程样品批量堆叠统计等客户验收NVIDIA列出CoreWeave、Lambda、Oracle等早期客户尚未公布多站点验收规模和连续运行结果可靠性外置光源支持更换缺乏AFR、MTBF、早期失效和现场返修的多厂商测试数据供应弹性TSMC、SPIL、TFC、Foxconn的职责链已明确尚未公布光引擎、激光器、连接器与先进封装的其他来源以及关键物料交期等18光I/O与片上光互连技术加速创新片上光互连（嵌入式光子技术）将光学组件（如波导、调制器、探测器等）直接集成在芯片内部。但片上激光器的可靠集成难度较大。Placeholder

TextPlaceholder

TextNPO板级，可插拔CPO/OIO芯粒级，不可插拔片上光互连芯片级，嵌入式集成度持续提Placeho高lder

Text短距离低时延高带宽密度预测到2032年，在同样25mm的I/O物理宽度约束下，I/O带宽提升至各250Tb/s，边带宽密度约10Tbps/mm，GPU功耗上升至3kW，电I/O面临严峻挑战。光I/O与片上光互连提供下一代短距离低时延高带宽密度潜力方案。光I/O潜力巨大 片上光互连极致集成2.5D架构：XPU与OIO模块同在硅中介层上，带宽密度达到2Tbps/mm3D架构：多个XPU混合键合堆叠在晶圆上，目标带宽密度为8Tbps/mmScale-Up

互联的GPU

芯片架构：

I/O

带宽各14.4Tb/s

，

边带宽密度约0.6Tbps/mm，GPU功耗约1kW（2026年水平）。来源：OCP

EMEA2026，IMEC来源：New

Silicon

Corp新技术、新架构持续落地驱动相关标准研制加速标准组织和产业联盟支持多封装形态，加速研究XPO、NPO、CPO等互连规范。2026年3月成立并发布计算互连接口规范支持

可插拔/

板载/NPO/CPO

，

结合

NRZ调制与WDM技术2026年3月成立，预计9月发布规范支持NPO/NPC/CPO/CPC多种形态，当前聚焦单通道200G阿里牵头ETH-X

Ultra项目，2025年10月发布NPO相关白皮书；腾讯牵头UPO项目，2026年1月发布NPO初步技术规格2026

年3

月成立，

研究液冷可插拔XPO封装形式，支持64个高速电通道，每模块12.8Tbps12.8Tb/s

NPO模块实施协议2026年5月正式立项，面向NPO的全球统一标准项目，将定义基于单通道200G速率，12.8Tb/s与

6.4Tb/s规格的NPO模块接口1920中国信通院凝聚国内产业合力协同推进NPO标准2026年7月14日，中国信通院牵头成立NPO标准项目国内工作组，打造开放共赢的国际标准与国内产业协同发展生态圈。2026年8月28日，工作组第一次专题会议线上召开，围绕NPO实用化与标准化进展开展交流讨论。当前成员单位数量接近50家。贯彻落实工信部“人工智能+信息通信”创新发展工作部署、凝聚国内产业合力、提升智算网络技术产业协同发展能力的关键举措工作机制机制一：定期组织成员研讨会议，保障常态化产业交流机制二：加强标准技术方案协调，促进形成产业共识机制三：分阶段开展测试验证，支撑标准产业化落地工作目标构建“国内产业协同—国际标准输出”平台：对内，协调产业技术发展路线，降低企业研发和产品适配成本对外，搭建标准预研平台，推动全球统一NPO技术规范研制21可插拔光模块仍为市场主导，2027-2029年多项新型互连技术落地发展