CN119480853A 芯片堆叠结构及其制备方法、封装结构、电子设备 （长江存储科技有限责任公司）

本公开提供了一种芯片堆叠结构及其制备一表面和第二器件的第一表面相对设置且相连2层叠设置的第一器件和第二器件，所述第一器件的第一在垂直于所述第一器件的第一表面的方向上，所述第一子部与所述第一器件部分交一中介层背离所述多个芯片的表面为所述第一7.根据权利要求4所述的芯片堆叠结构，其所述柔性中介层还包括位于所述第一器件背离所述第二器件的一侧的第所述第三子部位于所述第三器件背离所述第一器件的一侧，且与所述第3所述柔性中介层还包括多个连接部，所述连接部包括第五子部、第三连对于一个所述连接部：所述第五子部和所述第六子部位于一个所述第四器件的两侧，所述柔性中介层还包括第五子部、第三连接子部和第六子部，所述第将所述第一器件的第二表面与所述柔性中介层连接，将所述第二器弯折所述柔性中介层，以形成第一连接子部，并使所述第一弯折位于所述第一子部和所述第二子部之间的所述柔性中介16.根据权利要求15所述的芯片堆叠结构的制备方法，其特征在于，所述制备方法包将所述第一中介层背离所芯片的表面与所述第一子部连接，将所述17.根据权利要求15所述的芯片堆叠结构的制备方法，其特征在于，所述制备方法包4提供第三器件，所述柔性中介层还包括第三子部和第四子部，第四子部与所述将所述第一器件的第二表面与所述柔性中介层连接的同时，还包括所述弯折所述柔性中介层，还包括：弯折位于所述第三子部和所述第18.根据权利要求17所述的芯片堆叠结构的制备方法，其特征在于，所述制备方法包提供第四器件，所述柔性中介层还包括第五子部和第六子部，第六子部与所述将所述第一器件的第二表面与所述柔性中介层连接的同时，还包括所述弯折所述柔性中介层，还包括：弯折位于所述第五子部和所述第19.根据权利要求17所述的芯片堆叠结构的制备方法，其特征在于，所述制备方法包提供第四器件，所述柔性中介层还包括第五子部和第六子部，第六子部与所述将所述第一器件的第二表面与所述柔性中介层连接的同时，还包括器件的第一表面与所述第三子部连接，将所述第三器件的第一表面与所述第六子部连接，所述弯折所述柔性中介层，还包括：弯折位于所述第五子部和所述第或者所述芯片堆叠结构由权利要求14～19中任一项所述的芯片堆叠结构的制备方法制备5于第二子部与第二器件连接，进一步地，使第一器件和第二器件层叠设置，从而形成3D6[0011]在一些实施例中，所述第一器件的一个芯片与所述第二器件的一个芯片层叠设孔贯穿所述柔性基底，所述第二电连接层位于所述柔性基底背离所述第一电连接层的一7与所述第一子部间隔设置；所述将所述第一器件的第二表面与所述柔性中介层连接的同与所述第三子部间隔设置；所述将所述第一器件的第二表面与所述柔性中介层连接的同与所述第三子部间隔设置；所述将所述第一器件的第二表面与所述柔性中介层连接的同第四器件的第一表面与所述第一器件的第二8等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或9[0060]本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。以及设置在线路板200和封装结构100之间的连接件5，封装结构100通过连接件5与线路板可以包括中央处理器CPU(CentralProcessingUnit，中央处理器)和缓存器(cache)等中12’。本实施例中的封装结构100’采用嵌入式多管芯互连桥(EmbeddedMulti_Die第一表面121相对设置且相连接，第一器件11的第二表面112和第二器件12的第二表面122第一器件11的第二表面112电连接。第二子部202位于第二器件12背离第一器件11的一侧，即第二子部202位于第二器件12的第二表面122所在的一侧，以便于第二子部202与第二器一步地，使第一器件11和第二器件12沿第一方向X层叠设置，从而形成3D(three_于柔性基底21靠近器件组件1的一侧，以便于第一电连接层22与第一器件11和第二器件12如柔性基底21可以为聚酰亚胺制成的薄膜，或者柔性基底21可以为聚酯树脂制成的薄膜。一个制成的柔性基底21能够具有一定的柔韧性，有利于形成柔性中介层2的第一连接子部介层2的第一子部201电连接。通过上述设置，多个芯片可以通过第一中介层3与第一子部的表面为第二器件12的第二表面122。柔性中介层2与第二中介层4背离多个芯片的表面电[0082]在需要封装较多芯片时，通过本实施例中的第一中介层3实现多个芯片之间的通器件13的第一表面131与第一器件11的第二表面112相对设置，第三器件13的第二表面132第四子部206与第一器件11的第二表面112电连接，且第四子部206与第三器件13的第一表以与第一器件11的第二表面112电连接。第一电连接层22通过导电通孔24与第二电连接层[0094]图10为本公开一些实施例提供的芯片堆叠结构的结构示208和第六子部209，第三连接子部208连接于第五子部207和第六子部209之间，第五子部第五子部207与一个第四器件14的第二表面142连接，第六子部209与另一个器件的第二表第四器件14的第二表面142均与一个连接部210的第五子部207连接。当需要封装多个器件[0099]图11为本公开一些实施例提供的芯片堆叠结构的结构示于第三器件13背离第一器件11的一侧，第四器件14的第一表面141与第三器件13的第一表面131相背设置，第四器件14的第二表面142与第三器件13的第二表面132相对设置且相连208和第六子部209。第三连接子部208连接于第五子部207和第六子部209之间。第五子部[0104]第三子部204与第三器件13的第一表面131电连接，第四子部206与第三器件13的沿第一方向X继续层叠设置的第三器件13的第一表面相对的器件为第四器件14。第二连接第二表面122，或者柔性中介层2可以部分覆盖第一器件11的第二表面112和第二器件12的弯折图13中A位置处的柔性中介层2，并使第一器件11的第一表面111和第二器件12的第一表面121相对设置且相连接，第一器件11的第二表面112和第二器件12的第二表面122相背将第二中介层4背离芯片的表面与第二子部和第二中介层4之间的柔性中介层2，使一个第一器件11的第一表面111与一个第二器件1211的第一表面111相背设置，第三器件13的第一表面131与第一器件11的第二表面112相向[0125]示例性地，第三器件13的第二表面132可以通过连接部210与第三子部204和第六三器件13的第一表面131可以通过连接件5与第六子部209电连接。第四器件14的第二表面器件14的第一表面141与第一器件