【《基于FPGA的VGA显示设计》5200字（论文）】

基于FPGA的VGA显示设计摘要当今社会科技已经很发达了，人们生活的各个领域中充斥各种高科技产品的身影，而最常见到的则是数码产品，目前市面上的数码产品大多都带有显示屏，因此对显示屏的控制电路进行研究具有很大意义，作为标准显示接口之一的VGA接口，在生活中的应用相当广泛，同时基于VGA技术的显示控制器也拥有广泛的使用领域。本文设计的VGA控制器是以FPGA芯片和高速数模转换芯片为核心，通过Verilog硬件描述语言进行代码设计。首先将图片转化为数据，然后存放到由FPGA芯片例化得到的ROM中，再按照VGA时序要求，将图片数据取出，经过高速数模转换芯片转化为模拟信号，然后由VGA接口均匀传输到显示器中，达到显示图片的效果。关键词：FPGA；VGA；时序控制；目录TOC\o"1-3"\h\u190611绪论 1277742方案设计及工作原理 2255182.1方案设计 2235722.2工作原理 2299363VGA显示接口 341953.1VGA接口介绍 318893.2VGA接口定义及引脚功能 451363.3VGA信号时序 5286644系统程序设计 744974.1系统模块原理图 769804.2分频模块 7182754.3VGA驱动模块 8269604.4VGA显示模块 9249965结论 1530389参考文献 161绪论伴随当今社会正飞速的发展,科学技术也在不断地进步，人们生活中所用到的数码产品越来越多,数码产品中所用到的接口也越来越多，其中最为常用的接口之一的VGA接口已经得到广泛的应用。它广泛用于公共场所的广告和提示信息显示上,虽然在如今的市场上已经过时,但是在视频传输中具有特殊的意义。VGA接口是一种标准的显示接口，自问世以来，就被广泛应在计算机、视频等显示器领域。传统的图像处理系统要显示图像，需要先将图像的数据传入到电脑内，在将数据传输到显示器显示出图片。在此传输过程中会造成资源的浪费。而用FPGA来对VGA接口进行设计，则不会出现此问题，数据在系统的内部传输，它在显示和控制图像时，不需要用到VGA显示卡和计算机。该设计会使系统更稳定，扩展性和可靠性变得更强，且所需成本低。FPGA具有强大的处理功能，其在视频领域的应用也很广泛，因此成为了本次设计的首选方案。2方案设计及工作原理2.1方案设计本设计中,以FPGA芯片为核心，用以控制整个系统的处理。该方案的设计采用模块化原则,运用自顶向下的设计思想,进行功能的分离，并按层次进行设计。使用VHDL语言来实现每个模块的功能,并对每个功能模块逐一进行编译和仿真,以便顶层VGA显示控制器的模块实体仿真综合可以顺利通过。我们根据功能级别划分VGA图形控制器。此设计的VGA控制器主要由以下模块组成:时钟分频模块：把FPGA芯片输出的频率分频成VGA显示用到的像素时钟VGA驱动模块：根据VGA时序的参数输出行同步、场同步信号VGA显示模块：将数据通过VGA接口传输到显示器上基于FPGA的VGA图片显示系统框图如图1所示图1基于FPGA的VGA图片显示系统框图2.2工作原理工作原理为系统加电后,FPGA进入工作状态，FPGA芯片读入了已经转化为数据的图片信息，然后将其存放到由FPGA芯片例化得到的ROM中，再按照VGA显示的时序要求，将图片数据取出，经过高速数模转换芯片转化为模拟信号，然后由VGA接口均匀传输到显示器中，从而达到显示图片的效果。3VGA显示接口3.1VGA接口介绍1987年，IBM公司发明了一种新的视频传输的标准,它就是VGA显示，它的优点很多，如颜色很丰富，显示的速率很快，分辨率很高等等，因此，它被广泛应用在彩色显示器领域中。VGA的中文名称是视频图形阵列，它在进行视频传输时所使用到的信号为模拟信号。早期时由于科学技术还不是很先进，所设计制造的CTR显示器不能接受数字信号输入，只能接收到模拟信号输入，因此数模转换的任务就由电脑内部显卡来进行，由显卡进行数模转换处理后的信息通过显卡的输出接口传输到显示器上，该接口就是VGA接口，它相当于电脑和显示器之间的桥梁。VGA接口是一种D型接口，因此它又被称作D-Sub接口。现在的科学技术发展迅速，显示器的制造技术也有了很大的进步，现在的液晶显示器已经可以直接接受数字信号了，由于VGA接口在显卡上的应用是最为广泛的，极大一部分的显卡上都会带有VGA接口，因此许多显示器为了和显卡匹配，都采用了VGA接口。现如今市面上许多计算机与外部的显示器相连接都是使用VGA接口的，计算机内部把显示的图片信息用数字信号方式生成，然后通过内部显卡中得数模转换装置将数字信号转变为行同步、场同步信号，以及R、G、B三种原色信号，信号传输到VGA接口，使用与接口相对应的电缆将信号传输到显示器中。对于那些接收模拟信号的显示设备，如最为常见的CRT显示器，信号会被送到相应的电路进行处理，不需要对信号进行转换处理，然后驱动会控制显像管使其在屏幕显示图像。而对于那些接收数字信号的显示设备，如LCD、DLP等，它们都需要在显示设备中配备A/D转换器，将模拟信号转变为所能被接收处理的数字信号。图像信号在经过模数转换和数模转换这两次转换之后，其图像的一些细节部分会丢失，使图像的显示效果会略微的下降。因此，VGA接口常被应用在CRT显示器上，而类似于液晶的显示设备，则很少使用VGA接口进行连接。如今液晶显示器虽然可以直接接收数字信号，但是为了兼容显卡上的VGA接口，也大都支持VGA标准。VGA接口样式如图3-1。图3-1VGA接口3.2VGA接口定义及引脚功能VGA接口定义及各引脚功能说明如图3-2所示，VGA接口一共有15个引脚，而我们一般只用到其中的1（RED）、2（GREEN）、3（BLE）、13（HSYC）、14（SYNC）信号。引脚1、2、3分别输出红、绿、蓝三原色模拟信号，电压变化范围为0-0.74V，0V代表无色，0.74V代表满色，引脚13输出的是行同步信号,引脚14输出的是场同步信号，两个信号都遵循TL电平标准图3-2VGA接口引脚定义3.3VGA信号时序图像在使用VGA进行传输时，图像被分解成了R、G、B三种原色信号，信号教学数模转换，然后经过行同步信号和场同步信号的同步，R、G、B三种原色信号分别进入三个独立的信号传输通道进行传输。VGA在传输的过程中有俩个同步时序，它们分别是行同步时序和场同步时序，如图3-3所示。图3-3VGA行同步、场同步时序观察上面的两个同步时序图，不难发现，在VGA传输的过程中，所产生的两个时序是非常相似的，一行或一场的数据都被分成了四个部分，分别是显示前沿、有效数据段和显示后沿，以及低电平同步脉冲。行同步信号在一个行扫描周期中完成一行图像的显示，在低电平同步脉冲段（a段）时，系统会维持一段时间的低电平，使输入VGA内的信号数据进行同步，其余的时间内电平会保持在拉高状态，在有效数据期间(c段），红绿蓝三原色数据通道上输出一行图像信号。场同步信号进行一个周期的扫描与行同步信号类似，场同步信号在在一个场扫描周期中完成一帧图像的显示,两者也有不同点，两者的扫描周期基本单位不同，行扫描周期的基本单位是完成一个像素点显示所需要的时间，而场扫描周期的基本单位是完成一行图像显示所需要的时间。在早期的时候，VGA是特指分辨率为640X480的显示模式，后来由于科技的进步，分辨率的种类变多，按照分辨率的不同，VGA又分为VGA(640x480)、SVGA(800x600)、XGA(1024x768)、SXGA(1280x1024)等。有时候两个VGA的分辨率相同时，但它们的刷新速率不同，它们相对应的VGA像素时钟及时序参数也存在差异。图3-4不同分辨率的VGA时序参数4系统程序设计4.1系统模块原理图由系统框图可知，FPGA部分包括四个模块，顶层模块（vga_colorbar）、时钟分频模块（vga_pll）、VGA显示模块（vga_display）以及VGA驱动模块（vga_driver）。其中时钟分频模块、VGA显示模块、VGA驱动模块这三个模块的例化是在顶层模块中完成的。系统模块顶层原理框图如图4-1所示。图4-1顶层模块原理图4.2分频模块VGA工业标准所要求的频率为25.175Hz，而FPGA芯片输出的频率为50MH因而必须对FPGA输出频率进行分频，采用二分频即可，时钟分频模块（wga_pll）通过调用锁相环（PLL）IP核来实现。根据本次设计所要求的分辨率及刷新速率，通过图3-4可以得知本次设计中VGA显示用到的像素时钟为25.175hz，因为分辨率不是很高，我们可以设置锁相环IP核让其输出25Mhz的时钟作为像素时钟。分频模块如图4-2所示图4-2PLL分频模块原理顶层模块中主要完成对其余模块的例化，需要注意的是在利用IP核进行时钟分频时，系统上电复位后PLL输出的25Mhz时钟需要经过一段时间才能到达稳定状态。在PLL输出稳定后，标志信号locked拉高。由于VGA驱动模块及显示模块均由PLL输出的像素时钟驱动，因此在PLL输出稳定之前，其余模块应保持复位状态，通过将系统复位信号sys_rst_n和PLL输出稳定标志信号locked进行“与”操作，得到内部复位信号rst_n_w。将该信号作为VGA驱动模块及显示模块的复位信号，可避免由于系统复位后像素时钟不稳定造成的VGA时序错误。4.3VGA驱动模块VGA驱动模块（vga_driver）在像素时钟的驱动下，根据VGA时序的参数输出行同步（vga_hs）、场同步（vga_vs）信号（VGA时序中各部分的参数可以由图3-4得到）。同时VGA驱动模块还需要输出像素点的纵横坐标，供VGA显示模块（vga_display）调用，以显示图片。图4-3VGA驱动4.4VGA显示模块4.4.1ROM在本设计中，使用FPGA芯片内置的ROM作为只读存储器，该存储器是通过例化IP核来实现的，它使用FPGA芯片上存储资源，由于FPGA的片上存储资源有限，所以ROM中存储的图片大小也受到限制。ROM作为只读存储器，在调用IP核时需要指定初始化文件，在这里就是写入存储器中的图片数据，各种格式的图片（bmp、jpg等）都是以MIF文件的形式导入到ROM中的，MIF文件是一种Quartus软件能识别的文件格式，在文件的开头定义了存储器的位宽和深度、地址格式、数据格式等信息，紧接着列出了存储单元地址以及写入各地址的数据。例如，一个位宽为16，深度为5的MIF文件内容如图4-4所示。图4-4MIF文件示例当需要存储的数据量较小时，如果我们知道数据的内容，那么就可以仿照图3-4的格式手动编写MIF文件。但是由于图片的数据量较大，并且我们无法直接看出各个像素点对应的颜色数据，因此需要借助工具来实现图片到MIF文件的转换。在这里我们使用“PicToMif”来实现这一转换过程，我们先利用画图工具中将我们所要显示的图片大小调整为100*101，并利用工具PicToMif转换得到MF文件“ZDYZ.mif”，双击运行“PicToMif.exe”软件，点击“加载图片”并在弹出的界面中选择需要转换的图片，图片加载成功后工具会在图片属性中指示出图片的文件名和大小；接下来选择图片转换的数据格式为RGB565；最后点击“一键转换”按钮，在弹出的界面中选择MIF文件的存放路径并输入文件名。PicToMif转换过程中的软件界面如图4-5所示图4-5PicToMif转换界面最终转换得到的MIF文件部分截图如图4-6所示：图4-6转换得到的MIF文件4.4.2VGA显示可以通过修改VGA显示模块代码程序中localparam来修改图片的大小、在屏幕上显示的位置等，可以更改图片显示区域左上角的纵横坐标来图片显示的位置。由于图片存储在ROM中，因此VGA显示模块的主要任务就是控制ROM的读使能及读地址，从而在合适的时间段将ROM中的图片数据读出并显示。先判断当前像素点的纵橫坐标，当其位于图片显示区域时将ROM读使能信号rom_rd_en拉高。读操作过程中将读地址依次累加，从而将图片数据顺序读出：当读到未地址后读地址清零，重新从ROM中图像的第一个像素点数据开始读取。读ROM的过程中，从发出读使能到ROM输出有效数据存在一个时钟周期的延时，因此ROM数据有效信号rom_valid需要由rom_rd_en延迟一个时钟周期。在工程中调用IP核时，要先例化ROMIP核，需要设置RM位宽为16bit，深度为选择16384（不能低于100*100），如图4-8所示。此外，为了保证从ROM的读使能信号拉高到有效数据输出之间仅存在一个时钟周期的延时，需要取消寄存端口输出，如图4-9所示。图4-7新建ROMIP核图4-8配置ROM位宽及深度图4-9取消寄存端口输出最后，在“Meminit”页选择前面生成的初始化文件“ZDYZ.mif”，如图3-10所示图4-10选择存储器初始化文件将程序输入QuartusⅡ软件，使用QuartusⅡ软件自带的仿真模块对其进行仿真，得到了如图4-1的仿真波形图4-11仿真波形图5调试将vga_rom_pic.sof”文件下载至开发板。下载完成后在VGA显示器上观察显示的图片如图5-1所示图5-1图片显示效果

5结论本设计根据VGA显示原理和VGA工业时序标准，研究了利用FPGA通过VGA接口来显示图像的设计过程，本论文较完整地叙述了在Altera的QuartusII软件平台下，基于Cyclone系列FPGA的VGA显示控制器的设计仿真和调试的详细过程，对设计取得了很多成果，它能实现以下的多种功能：所有模块都通过VHDL语言来描述和实现。能够实时地显示所传入的满足VGA工业显示标准的实时RGB信息。基于FPGA的VGA时序控制器工作稳定可靠，功能多样，修改灵活，采用模块化的设计,对模块的更改不会影响其他模块的正常工作,且具有设计周期短、成本低、灵活性高等特点。在此基础上，我们可以用这个系统来实现彩条显示、方块移动、显示字符等一系列成果。本设计还有一些缺点，如在此次设计时使用了FPGA的内置ROM来储存数据，储存容量有限，在显示器上显示出的图片很小。参考文献谢博文,黄嵩人,陈弈星,孟雄飞.小尺寸高分辨率的微显示系统设计及FPGA实现[J].电子产品世界,2021,28(03):27-32.刘腾飞,刘威.FPGA的图像采集及二值图像显示系统设计[J].单片机与嵌入式系统应用,2020,20(10):39-42.王涌,肖顺文,郑瑞,陈韵文,罗春梅.基于FPGA的实时图像采集与显示系统设计[J].西华师范大学学报(自然科学版),2020,41(02):221-226.郭伦壹,刘壹心.基于FPGA的脉搏信号VGA显示设计[J].科技风,2020(10):10+25.桂淮濛.基于FPGA的VGA图像显示设计[J].电脑编程技巧与维护,2019(08):136-1