半导体行业深度报告：AI互连系列报告（二）：围绕CPU-外设及GPU-GPU两条主线探索当前超节点的柜内互连

109%83%57%31%5%-20%2025-102026-022026-062026-10数据来源：聚源《以台积电发展史为镜，看本土晶圆代工行业的战略机遇—行业深度报《先进封装龙头积极抢滩布局，产业报告》-2026.1.18请务必参阅正文后面的信息披露和法律声明1/21半导体半导体两条主线探索当前超节点的柜内互连证书编号：S0790524120002证书编号：S0790525020003证书编号：S0790526030004l超节点是大规模算力集群构建的基础单元，柜内互连为超节点提供低延迟内部网络实现高效通信。当前构建大规模算力集群离不开scale-up与scale-out两个层级的互连，其中scale-up是核心环节，它指的是在单个计算节点局。英伟达针对CPU-GPU的互连采用了自有生态的NVLinkC2C以实现始各大服务器厂商及CSP厂商侧得到认可，助力l风险提示：AI算力建设不及预期、技术进步/标准落地不及预期、生态适配不行业深度报告请务必参阅正文后面的信息披露和法律声明2/211、“CPU-外设”+“GPU-GPU”构成了超节点内主要互连 42、CPU-外设：决定超节点层级的基础组网 52.1、PCIe：应用最广泛，生态最成熟的CPU-外设的互连总线 52.2、NVLink-C2C：针对CPU-GPU的高速NVLink 62.3、CXL：建立在PCIe之上的跨设备缓存一致性高速互连标准 73、GPU-GPU：利用多种私有/开放协议实现计算资源高效互连 83.1、PCIe：在超节点层级实现GPU-GPU间大规模互连 83.2、NVLink：专属NVIDIA的服务器内部紧耦合GPU高速互连方案 3.3、InfinityFabric：缓存一致与统一显存提升多GPU协同效率 3.4、华为AscendUB互连：面向昇腾平台形成自主可控高速互连 3.5、XLink及其他方案：定制化提升局部性能但生态碎片化明显 3.6、SUE/UALink/ETH+/ ：依托于成熟的以太网生态的多种开放scale-up互连方案153.6.1、SUE：利用优化以太网协议栈，为XPU集群提供高效的互连解决方案 3.6.2、UALink：全新开放的超节点内部紧耦合高速互连方案 4、投资建议 5、风险提示 图1：Scale-up&scale-out在大规模AI集群构建中起到了核心互连的作用 4图2：（超）节点（柜）内互连模式可分为“CPU-外设”与“GPU-GPU” 5图3：PCIe是AI服务器柜内CPU-外设最核心的互连总线 5图4：NVLinkC2C在NVL72机柜中起到CPU-GPU互连的作用 6图5：PCIe同NVLinkC2C一起承担NVL72中的CPU-外设互连 7图6：CXL定义的三类设备及其PHY、控制器与应用层 7图7：利用ScorpioX-Series320Lane实现的HighRadix,Multi-levelSwitchScale-up组网 9图8：AsteraLabs公司ScorpioP-/X-SeriesPCIeSwitch概览 9图9：NVLinkScale-up技术成熟，创新步伐加快 图10：NVIDIA核心GPUxNVLink架构演变史 图11：AMDInstinctMI300X&MI325X平台利用InfinityFabric实现8GPU全互连 图12：UB协议架构分层技术说明 图13：CloudMatrix384超节点的对等直连硬件架构及UB交换系统示意图 图14：华为昇腾新一代Atlas系列产品 图15：谷歌TPUv4中TPU通过ICI沿着x/y/z三个维度完成互连形成4x4x4结构 图16：标准SUE协议栈及工作流程示意图 图17：XPU通过部署12个SUE并使用12台64个端口的以太网交换机实现全交换连接（示例） 图18：XPU利用SUE直接互连网状拓扑结构（示例） 图19：基于UALink的Scale‑Up机柜架构中的多节点与多平面交换 图20：基于UALink的多加速器系统 表1：CXL各代际说明及核心变化对比 8表2：NVLink各代际速率及适配情况 请务必参阅正文后面的信息披露和法律声明3/21表3：核心推荐标的汇总表（截至2026年10月15日）19请务必参阅正文后面的信息披露和法律声明4/21生。超节点服务器是大量高速计算芯片的高效统一结构，它并非计算硬一起，专门为应对人工智能任务带来的庞大算力需求而生。超节点的澎湃算力离不扩展Scale-Up：在单个计算节点或紧密耦合的计算单元内部，通过增加计算单元部网络将多个这样的计算单元连接起来，以构建更大规模的分布式计算集群。模型参数从亿级向万亿级跃升，AI算力需求持续增长催生超节点请务必参阅正文后面的信息披露和法律声明5/21图2超）节点（柜）内互连模式可分为“CPU-外设”与“GPU-GPU”同其他外设如网卡及固态硬盘的连接。PCIe还具有丰富的软件支持，几乎请务必参阅正文后面的信息披露和法律声明6/21从当前部署来看，PCIe依然是基础通信框架：即使更多的承担CPU-外设的作用，关于GPU-GPU的互连我们会在下一章节详细说明。迟传输。例如在英伟达当前的NVL72机柜中，NVIDIAVeraRubin/GB2分别通过NVLink-C2C将两个RubinGPU和一个VeraCPU/两个BlackwellGPU根据英伟达官网展示的GB300NVL72基NVLink机柜域扩展架构，在整机柜内每一块GPUCPU-其他外设，以及GPU到其他外设则全部采用PCIe链路，如以CPU为中心的互行业深度报告请务必参阅正文后面的信息披露和法律声明7/21慢的I/O通道。在现代计算机处理器和加速器之间的高带宽、低延迟通信需求下，跨CPU/GPU之间共享内存、横向扩展加速器的一种行业深度报告请务必参阅正文后面的信息披露和法律声明8/21的带宽还受限于PCIe标准，远低于NVLink等专用方案，而且由于协议更复杂（涉GPU开始兼容CXL，用于内存协同和跨主机互提升系统性能；提供内存可靠性、可用性和可维护性方面的增强应用示意图可推断，超节点内众多GPU通过强大的高通道ScorpioSmartFabric行业深度报告请务必参阅正文后面的信息披露和法律声明9/21图7：利用ScorpioX-Series320Lane实现的HighRadix,充足的PCIe链路实现，即使出现NVLinkC2C及华为UB这样的私有互连，在一定（2）GPU-GPU：PCIe作为行业标准，具有极强的适用性，任何厂商的正如AsteraLabs公司ScorpioPCIeSwitch两大系列典ScorpioPCIeSwitch实现CPU-外设的超节点基础搭建，而X-Series行业深度报告请务必参阅正文后面的信息披露和法律声明10/21GPU之间大量张量数据交换的需求。NVLink现已推出第六代，借助VeraRubin包括世界领先的超大规模企业、云服务提供商（CSP）和超级计算中心。NVLink2.0NVLink3.0NVLink4.0NVLink5.0NVLink6.0多时，引入专用交换芯片NVSwitch构成星型/集群拓扑。2018年，NVIDIA推出了的all-to-all带宽，为多GPU计算时代的scale-up网络奠定了基础。随后，在行业深度报告请务必参阅正文后面的信息披露和法律声明11/21NVLink/NVSwitch是目前带宽最高、延迟最低的GPU互联方案之一，使互联中位居第一。Interconnect）协议，构建在InfinityFabric之上，XGMI能够提供与NVLink类似的巢）架构，使多GPU共享统一的分布式HBM显存池，实现单一内存空间下的协同计算。这类似于把多GPU当作一个统一内存的计算单元，简化并行编程模型。以MI300系列为例，每块MI300XGPU具有最多7MI300GPU可以通过XGMI组成所谓“hive”架构，所有GPU共享各自HBM组成请务必参阅正文后面的信息披露和法律声明12/21InfinityFabric/XGMI最大的优势是原生缓存一致性和异构内存共享。XGMI存操作。此外，AMD正推动InfinityFa市场份额相对有限，XGMI的生态普及率较低，仅AMDInstin支持，因此XGMI部署量远不及NVLink。不过随着MI300等产品在超算和中的应用增长，以及开放标准UALink的推进，Infinity速互连，将IO、内存访问和各类处理单元间的通信统一在同一互联技术体这些特征通过以下设计得以实现：请务必参阅正文后面的信息披露和法律声明13/21设备级虚拟化共享，资源利用率更高。（4）协议归一：整合多套协议为一套，消除数据路径转换开销。（6）高可用性：针对光模块多发故障设计换路重传、链路重传等系统级机制，部全部节点之间的互连。L2UBSwitch被划分为7个独立子平面。每个子平面包含交换架构的总上行带宽与自身内部UB带宽能力完全匹配，使行业深度报告请务必参阅正文后面的信息披露和法律声明14/21行业深度报告请务必参阅正文后面的信息披露和法律声明15/21及Enflame、寒武纪等AI芯片的多芯片互有互连可以实现特定产品优化，性能发展潜力大，同时设计灵活，可以根据需要定成统一生态，且由于缺乏行业标准约束，有些私有互连在可靠性、容错等方面成熟度需要长期验证。的规模也在不断扩大。Scale-up层级的互连从早期的以NVIDIANVLink、AMDInfinityFabric等私有协议主导市场，到如今基于以太网的开放方案转变反映了业界对开放生态、成本效益和供应链多元化的强烈诉求。而以太网则凭请务必参阅正文后面的信息披露和法律声明16/21路层重传）机制。综合来看，SUE是在保持与现有以太网基础设施兼容的前提基于所需的交换机基数、SerDes数量以及冗余和故障转移考行业深度报告请务必参阅正文后面的信息披露和法律声明17/21立联盟制定的全新开放互连规范，目标是创建一个多厂商支持的生态系统，以应对日益增长的AI模型和复杂计算任务对加速器间通信的极致需求。UALink直接对标数据带宽，同时复用现有以太网基础设施（含线缆、连接器、信号重定时器、管理序模型，以此降低软件层面的复杂度。行业深度报告请务必参阅正文后面的信息披露和法律声明18/21CPU/GPU厂商、交换芯片厂商等，旨在让不同厂商的加速器都可以通求。通过支持多节点系统以及多平面交换生态体系，实现互连性能的可扩展能力。2025年4月UALink1.0规范正式发布，其采用200Gbp口可由多条lane组成，并设计了专用UALinkSwitch以精简的数据格式支持读、写、原子等内存语义，追求亚微秒级延迟和跨厂商加速行业深度报告请务必参阅正文后面的信息披露和法律声明19/21AI产业第三增长极。看好卡位关键节点且占据先发优势的国产核心替代者。推的：万通发展、盛科通信、澜起科技。元2026E2027E2028E元2026E2027E2028E