CN119495249A 一种有源显示像素电路及其脉冲宽度调制驱动方法 （北京大学深圳研究生院）

一种有源显示像素电路及其脉冲宽度调制本申请涉及一种用于像素电路的脉冲宽度2接收初始显示数据，针对一个显示像素电路来说每帧的所述将所述初始显示数据转化为中间显示数据，所述中间显示数据包括具有Y位的K进制间和最长发光时间，每一子帧中的最长发光时间至少是关于K以及该子帧的序号y的函数，在各行第一子帧的写入时间中将各行第一子帧的中间显示数据利用第一数据线写入在各行的第一子帧的最长发光时间结束后，将相应行第二子其中，第一行的第一子帧的写入时间和最长发光其中所述发光元件在每个子帧中的实际发光时间至少是关于所述中间显示数据相应在每个子帧中对中间显示信号与参考信号进行比较产生模块其至少包括两条数据线；所述PWM信号产生模块还配置为在所述第一扫描信号和第二扫描信号的控制下利用第一数据线接收第一显示信号或利用第二数据线接收第二显3在各行第一子帧的写入时间中将各行第一子帧的中间显示数据利用第一数据线写入立即基于所述第一子帧的中间显示数据发光；其中所述第一显示信号与所述第一子帧对在各行的第一子帧的最长发光时间结束后，将相应行第二子其中，第一行的第一子帧的写入时间和最长发光其中所述发光元件在每个子帧中的实际发光时间至少是关于所述中间显示数据相应所述PWM信号产生模块中的比较单元包括第二晶体管(T51、T61或T71)以及第一电容第五晶体管(T63b,T73b)，所述第五晶体管(T63b,73b)的控制极接收所述第二扫描信4第十晶体管(T711)的控制极接收重置信号，第一极耦所述第十一晶体管(T79)的第一极耦合到所述第八晶体管(T710)和所述第九晶体管所述第十二晶体管(T78)的控制极接收第十三晶体管(T53a)，其第一极接收第一显示信号，第二极耦合到所述第二晶体管第十四晶体管(T53b)，其第一极接收第二显示信号，第二极耦合到所述第二晶体管所述第十六晶体管(T59)的第一极与所述第十五晶体管(T57)的5的控制极与第十九晶体管(T32)的控制极彼此耦合作为所述比较单元的输入端，所述第十晶体管(T32)的第一极与所述第十八晶体管(T31)的第一极耦合作为所述比较单元的输出所述PWM信号产生模块包括第四电容(C31)，第一端配置所述PWM信号产生模块包括第二十晶体管(T33a)和第二十一晶体管(T33b)，所述第二所述恒流模块还包括第二电流偏置单元，所述第二电流偏置单元的第一端接收高电所述PWM信号产生模块还包括第五电容(C41)，其第一端十二晶体管(T43a)的第二极和所述第二十三晶所述PWM信号产生模块还包括缓冲器，所述缓冲器的输入端与所述比较单元的输出端所述比较单元包括第二十四晶体管(T41)、第二十五晶体管(T42)、第二十六晶体管所述第二十四晶体管(T41)的控制极以及第一极与所述第二十五晶体管(T42)的控制所述第二十七晶体管(T45)的控制极接收所述参考信号，其第一极耦合到所述第二十6其中，所述第二十四晶体管(T41)与所述第二十五晶体管(所述恒流模块还包括第四电流偏置单元，所述第四电流偏置单元的第一端接收高电所述栅极驱动电路与所述时序控制电路以及所述像素阵列7[0003]然而，由于Micro_LED独特的光电特性，传统显示所使用的脉冲幅度调制(Pulse[0004]现有的Micro_LED显示采用脉冲宽度调制(PulseWidthModulation,PWM)驱动方(TFT)制备有源显示器的像素电路与驱动电路。但常用于制备像素电路的TFT具有迁移率等方面的不足，提升有源主动发光显示性能。PWM驱动方法还可以不仅限于应用在Micro_8第一子帧的写入时间中将各行第一子帧的中间显示数据利用第一数据线写入所述显示像件在所述第二子帧的中间显示数据被写入后立即基于所述第二子帧的中间显示数据发光；据线；所述PWM信号产生模块还配置为在所述第一扫描信号和第二扫描信号的控制下利用第一数据线接收第一显示信号或利用第二数据线接收第二显示信号，并输出PWM信号；其在各行第一子帧的写入时间中将各行第一子帧的中间显示数据利用第一数据线写入所述的实际发光时间至少是关于所述中间显示数据相应位的值、K以及该子帧的序号y的函数，9[0015]特别的，所述PWM信号产生模块还包括四晶体管(T63a,T73a)，所述第四晶体管的控制极接收所述第二扫描信号，第一极接收第二显示信号，第二极与所述第二晶体管晶体管(T31)的控制极与第十九晶体管(T32)的控制极彼此耦合作为所述比较单元的输入所述第十九晶体管(T32)的第一极与所述第十八晶体管(T31)的第一极耦合作为所述比较(T33a)和第二十一晶体管(T33b)，所述第二十晶体管(T33a)的第一极接收第一显示信号，[0022]特别的，所述PWM信号产生模块包括第二十二晶体管(T43a)、第二十三晶体管(T43b)，所述第二十二晶体管(T43a)的第二极与所述第二十三晶体管(T43b)的第一极耦合，所述第二十二晶体管(T43a)的控制极接收所述第一扫描信号，所述第二十三晶体管二十七晶体管(T45)、第二十八晶体管(T47)以及第二十九晶体管(T48)和第三电流偏置单述第二十四晶体管(T41)的第一极，其第二极与所述第二十八晶体管(T47)的第一极耦合；[0027]本申请提供的方案不仅可以Micro_LED，也可以应用到薄膜晶体管集成的有源显[0029]图1是现有的数字式PWM驱动方法采用逐行写入同时发光的驱动方式的发光时间[0032]图2C是根据本申请一个实施例的像素电路采用逐行写入逐行时发光的驱动方式[0047]晶体管可指任何结构的晶体管，例如场效应晶体管(FET)或者双极型晶体管了一次写入操作占用的时间外，子帧中还包括发光元件在该子帧内的最长可能发光时间。[0050]常用的数字式PWM驱动方法中显示数据是二进制数，该二进制数的每一位的值决的最低有效位(LSB)的子帧中的最长可能发光时间就是与其相邻的子帧中最长可能发光时[0053]图1是现有的数字式PWM驱动方法采用逐行写入同时发光的驱动方式的发光时间PWM驱动方法中不仅多个子帧中的多次写入操作会导致一帧内可用于发光的时间缩短，还据早已写入完毕但是距离各行像素同时发光的时[0054]为解决上述PWM驱动方法及其显示电路中的技术问题，本申请提出了一种脉冲宽[0065]根据本申请的实施例，J列显示像素电路可以通过显示信号线从数据驱动电路接收第一显示信号和第二显示信号，相应的，数据驱动电路可以至少包括2J个数模转换器[0066]根据本申请的实施例，每个DAC单元配置为接收中间显示数据中的一位显示数据[0067]显示像素电路200由中间显示数据控制发光，一帧的时间相应的被分为Y个子[0071]根据一个实施例，在一个子帧内，I行像素电路可以从栅极驱动电路接收参考信间不同，每一子帧中的参考信号持续的时间与该子帧最长可能发光时间长度(也就是该子速地输出使发光元件203导通状态发生变化的PWM信号，从而减小发光时间以及灰阶的误[0074]根据本申请的实施例，作为参考信号的台阶信号在每一子帧中可以包括(K_1)个的实施例，每一子帧的单位发光时间可以表示为初始显示数据的最小数据位(LSB)对应的第一行中各像素电路的第二子帧对应的第二显示信号可以在该像素电路的第一子帧的最[0077]如图2C所示，像素电路200所在的显示像素阵列实现了逐行发光。采用本申请的PWM驱动方法可以大幅增加单个像素电路在一子帧内的实际发光时间，由于采用多进制的需要M条扫描信号线接收M个扫描信号以控制像素电路200在不同刻基于不同的显示信号发驱动方式需要在第一行各像素电路第(M+1)子帧的写入操作之前完成最后一行像素的第M[0081]根据本申请的实施例，显示像素电路200通过两条显示信号线分别在不同时间接第y1子帧和第y2子帧的最长发光时间之和[0084]根据本申请的一个实施例，每个子帧例如第y1子帧的最长可能输顺序，使像素电路200当前通过两条显示信号线获取的数据对应子帧的最长可能发光时由于第四子帧对应的显示数据是由1位二进制数据转换而成，因此并不符合其他长可能发光时间超过了(I_2)个写入时间一显示信号发光完毕后，接收第二显示信号DATAPWM2[y2]。y2为1至Y中不同于y1的任一整代表着利用晶体管T33b接收的与Y位K进制中间显示数据中与第y2子帧的数据对应的显示到参考信号和中间显示信号的大小关系或者求二者之差，而是时对中间显示信号进行处为接收参考信号例如台阶信号VSTEP[i]，其第二端与晶体管T33a以及晶体管T33b的第一极第1行像素电路在第一子帧内接收扫描信号SCANPWM1[1]并完成显示信号的写入操作以后，帧的发光阶段结束后开始接收第1行的第二扫描信号SCANPWM2[1]开启第二子帧并导通，将传输第二子帧中间显示数据的第二显示信号DATAPWM2[2]传输到比较单元311的输入端A像素电路300的第y2子帧的写入阶段可以在其所在显示像素阵列的最后一行像素电路结束第y1子帧的写入阶段之前开始，在第1行像素电路开始第(y2+1)子帧的写入阶段开始之前[0117]如图4A所示，晶体管T41的控制极与T42的控制极以及T41的第一极耦合，晶体管[0118]根据本申请的实施例，晶体管T43a的第一极配置为接收第一显示信号DATAPWM1[0119]根据一个实施例，晶体管T43b的第二极可以配置为接收第二显示信号DATAPWM2[0121]根据本申请的实施例，缓冲器412的输入端与晶体管T42的第一极以及晶体管T46[0122]晶体管T48的控制极与其第一极以及晶体管T47的控制极耦合，第二极与晶体管管T48的第一极还与偏置电流源Ibias耦合，为晶体管T47提供偏置电流从而维持比较单元[0124]根据本申请的一个实施例，恒流模块402可以包括晶体管T44以及电流偏置单中，第一或第二显示信号的最大可能取值与参考信号的最大值之差应大于缓冲器412的共第1行像素电路在第一子帧内接收扫描信号SCANPWM1[1]并完成显示信号的写入操作以后，帧的发光阶段结束后开始接收第1行的第二扫描信号SCANPWM2[1]开启第二子帧并导通，将传输第二子帧中间显示数据的第二显示信号DATAPWM2[2]传输到晶体管T43b的第二极。此像素电路400的第y2子帧的写入阶段可以在其所在显示像素阵列的最后一行像素电路结束[0141]根据本申请的一个实施例，PWM信号产生模块501可以包括晶体管T51作为比较晶[0142]根据一个实施例，晶体管T53a的控制极可以配置为接收第一扫描信号SCANPWM1利用晶体管T53a接收的Y位K进制的中间显示数据中与第y1子帧的数据对应的显示信号的[0143]根据一个实施例，晶体管T53b的控制极可以配置为接收第二扫描信号SCANPWM2表着利用晶体管T53b接收的与Y位K进制中间显示数据中与第y2子帧的数据对应的显示信体管T51的第一极耦合在B点，作为PWM信号产生模块501的输出与晶体管T504的控制极耦管T51的阈值电压Vth(t51)。同理，为满足参考信号大于第一或第二显示信号使发光元件截止，第一和第二显示信号的最大可能取值与参考信号的最小值之和应大于比较晶体管T51[0151]图5B是图5A所示的像素电路的两个子帧工作时序示意图。根据第1行像素电路在第一子帧内接收充电信号CHG[1]之后接收扫描信号SCANPWM1[1]，并完成显示信号的写入操作。第2行显示像素电路在第1行显示像素电路接收完扫描信号SCANPWM1[0155]第1行显示像素电路完成显示信号的写入操作以后，也就是该行像素电路接收到[0161]根据本申请的一个实施例，第1行的显示像素电路中的晶体管T53b在第一子帧的发光阶段结束后开始接收第1行的第二扫描信号SCANPWM2[1]开启第二子帧并导通，将带有二子帧的写入阶段。在第1行的像素电路完成写入操作后，第2行像素电路的扫描信号像素电路500的第y2子帧的写入阶段可以在其所在显示像素阵列的最后一行像素电路结束[0163]根据本申请的实施例，像素电路采用单个晶体管作为比较器来由于晶体管的阈值电压可能会产生漂移，可能会对PWM信号产生模块对灰阶的控制准确度体管T66的控制极接收复位信号RST[i]，第一极与晶体管T61的第一极耦合至B点。晶体管[0166]根据一个实施例，晶体管T63a的控制极接收该像素所在行的第一扫描信号[0167]根据一个实施例，晶体管T63b的控制极接收该像素所在行的第二扫描信号[0168]如图6A所示的像素电路600中，比较单元并不能直接得到参考信号和中间显示信[0176]图6B是图6A所示的像素电路的两个子帧工作时序示意图。根据[0177]以像素阵列第1行的像素电路中的显示像素电路为例，在复位阶段，使能信号EM第1行至第I行像素电路逐行接收复位信号RST[1]至RST[I]以及充电信号CHG[1]至CHG[I]，[0187]根据本申请的一个实施例，第1行显示像素电路中的晶体管T63b在第一子帧的发光阶段结束后开始接收第1行的第二扫描信号SCANPWM2[1]开启第二子帧并导通，将带有第像素电路600的第y2子帧的写入阶段可以在其所在显示像素阵列的最后一行像素电路结束表着利用晶体管T53a接收的Y位K进制的中间显示数据中与第y1子帧的数据对应的显示信[y2]代表着利用晶体管T53b接收的与Y位K进制中间显示数据中与第y2子帧的数据对应的[0194]如图7A所示的像素电路700中，比较单元并不能直接得到参考信号和中间显示信[0203]根据本申请的实施例，第一和第二显示信号是基于中间显示信号处理得到的信间显示数据对应该子帧可能的最长发光时间内实际不发光的时间。以八进制数据1420为4位八进制数，其中的最高位对应二进制数中的1位最高位(而不是像其他八进制数中的每[0206]根据一个实施例，一帧内各子帧的可能的最长发光时间的时长相对关系可以为[0207]根据本申请的实施例，八进制显示数据的从低到高的前3位数据对应的子帧SF0_显示信号对应的子帧发光时间要长于最后一0子帧对应的显示数据是由1位二进制数据转换而成，因此并不符合其他子帧的最长可能发是晶体管T72和T710的阈值电压Vth(t72)和Vth(t710)。这一操作可以减少前后显示帧之间的关号的数据写入与阈值电压补偿的准备工作，而D点也在该阶段同时进行恒流数据写入与阈值电压补偿的准备工作，使得对驱动发光元件703发光的晶体管T79的阈值电压补偿更精ILED[i,j]由导通的晶体管T79提供，晶体管T79的导IN[0230]根据本申请的一个实施例，晶体管T71和T79的阈值电压可以随着像素电路700工i行的第二扫描信号SCANPWM2[i]并导通，将第y2子帧的第二显示信号DATAPWM2[y2]传输到A[0232]如图7B所示，第i行第j列的像素电路700在第一子帧的复充电阶段写入完成后立像素电路700的第y2子帧的写入阶段可以在其所在显示像素阵列的最后一行像素电路结束[0236]根