CN119495634A 一种半导体结构及其制作方法 （芯恩（青岛）集成电路有限公司）

通过粘附阻挡层间隔，形成W插塞采用的源气体质层整体或局部区域的B浓度调整为预设浓度。本发明通过调整层间介质层中B的浓度来提供游游离的B扩散至粘附阻挡层的脆弱点处与WF6反应生成W形核层，降低WF6与粘附层的接触面积，2形成粘附阻挡层于所述接触孔的内壁，所述粘附阻挡层包括依次层叠的粘附层/阻挡形成W插塞于所述接触孔中，所述W插塞与所述接触孔的其中，在形成所述W插塞之前将所述层间介质层预设述预设浓度大于2.3wt所述预设区域自所述接触孔的侧壁起始并水平往外延伸预设长3.根据权利要求1_2任一项所述的半导体结5.根据权利要求1所述的半导体结构的制作注入法在所述层间介质层的局部区域中注入B离子，所述局部区域自所述接触孔的侧壁起粘附阻挡层，位于所述接触孔的内壁，所述粘附阻挡层包括依次层叠的粘附层/阻挡其中，所述层间介质层预设区域的B浓度大于2.3wt所述预设区域自所述接触孔的3Ti层或Ta层直接接触发生反应产生缺陷。另一部分是在接触孔内沉积W插塞(主要气体是4和WF6的反应是需要TiN或TaN去催化才能[0005]应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、背景技术部分进行了阐述而认为上述技术方案为[0009]形成粘附阻挡层于所述接触孔的内壁，所述粘附阻挡层包括依次层叠的粘附层/[0011]其中，在形成所述W插塞之前将所述层间介质层预设区域的B浓度调整为预设浓4所述局部区域自所述接触孔的侧壁起始并水平往外[0024]其中，所述层间介质层预设区域的B浓度大于2.3wt所述预设区域自所述接触[0025]如上所述，本发明的半导体结构的制作方法通过调整层间介质层中B的浓度来提[0027]图2显示为采用本发明的半导体结构的制作方法制作得到的半导体结构的一种示[0028]图3显示为采用本发明的半导体结构的制作方法提供的基底的一种示例结构示意5[0029]图4显示为采用本发明的半导体结构的制作方法形成粘附阻挡层于接触孔的内壁[0030]图5显示为采用本发明的半导体结构的制作方法形成W插塞于接触孔中后所得结[0031]图6显示为采用本发明的半导体结构的制作方法在形成W插塞之前进行离子注入发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数[0046]请参阅图1，显示为接触孔接近底部的侧壁的脆弱点101处产生空洞缺陷102的示[0047]请参阅图2，显示为采用本发明的半导体结构的制作方法制作得到的半导体结构6[0052]其中，在形成所述W插塞之前将所述层间介质层预设区域的B浓度调整为预设浓[0055]作为示例，所述基底还包括衬底层203，所述层间介质层201位于所述衬底层203层204在所述接触孔202所在位置具有开口。所述隔离层204主要用于隔离所述层间介质层高以及沉积阻挡层的工艺能力波动时，容易出现阻挡层覆盖不足及生长质量不佳的问题，7发明中，在形成所述W插塞208之前将所述层间介质层201预设区域的B浓度调整为预设浓度，所述预设浓度大于2.3wt所述预设区域自所述接触孔202的侧壁起始并水平往外延可以直接于所述衬底层203上生长B浓度为所述预设浓度的介质层作为所述层间介质层[0069]下面示例性给出一种采用常压化学气相沉积法(AP_CVD)制备B浓度为3.1wt％的BPSG层作为所述层间介质层201的相关参数(OC2H5)3→BPSG(3.1％)+副产物，O3流量为8000sccm，TEOS流量为1050sccm，TEPO流量为域自所述接触孔202的侧壁起始并水平往外延伸5nm_1接触孔202的侧壁附近的介质层调整为较高浓度(大于2.3wt优选为3wt％_5wt％)以提8设区域的B浓度大于2.3wt所述预设区域自所述接触孔202的侧壁起始并水平往外延伸所述层间介质层201上方的隔离层204，所述隔离层204在所述接触孔202所在位置具有开[0079]需要指出的是，依据所述接触孔202的具体深宽比以及沉积TiN[0080]综上所述，本发明的半导体结构的制作方法通过调整层间介质层中B的