CN119497364A 电子存储器器件及修改集成电路布局设计的方法 （台湾积体电路制造股份有限公司）

电子存储器器件及修改集成电路布局设计2所述第一区段具有在所述俯视图中沿着第二方向测量的第所述第二区段具有在所述俯视图中沿着不同于所述第一方向的所述第二方向测量的所述有源区的所述第一区段是具有第一速度的第一晶体管的一所述有源区的所述第二区段是具有比所述第一速度更快的第二速度的第二晶体管的所述第一区段具有各自沿着所述第一方向延伸的第一边缘和第二边所述第二区段具有各自沿着所述第一方向延伸的第三边缘和第四边在所述第二边缘和所述第四边缘之间沿着所述第所述第一区段具有各自沿着所述第一方向延伸的第一边缘和第二边所述第二区段具有各自沿着所述第一方向延伸的第三边缘和第四边在所述第二边缘和所述第四边缘之间沿着所述第二方所述第一区段或者所述第二区段位于其中一个所述非静态随机存取存储器电路，所述非静态随机存取存储器3所述有源区包括第一区段和直接邻接所述第一区段的所述第一区段是第一晶体管的一部分，并且在俯视图中沿着第二方向具有第一尺寸，所述第二区段是第二晶体管的一部分，并且在所述俯视图中沿所述另外的有源区沿着所述第二方向的尺寸不同于所述第访问集成电路布局设计，其中，所述集成电路布局设计包括存储至少部分地通过沿着所述俯视图中的不同于所述第一方向的第二方向调整所述第二4[0006]根据本申请实施例的又一个方面提供了一种修改集成电路布局设计的方法，包5[0014]图12图14示出了根据本发明的各个实施例修改原始IC布局设计以生成修改了的直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部6设计集成电路(IC)芯片的一部分或者整个I发明的理念也可以应用至平面FET器件或者GA7用所剩的间隔件或者心轴来对鳍部结构12[0026]IC器件90还包括在鳍部结构120上方形成的源极/漏极部件122。源极/漏极部件122可以包括外延生长在鳍部结构120上的外延层。IC器件90还包括形成在衬底110上方的[0027]IC器件90还包括栅极结构140，栅极结构140形成在每个鳍部120的沟道区中的三[0029]还应该理解，以下所讨论的本发明的各个方面可以应用至诸如全环珊(GAA)器件8漏极部件上方形成导电源极/漏极接触件180，用以提供至其的电连接。在隔离结构130上[0032]上拉晶体管PU1和下拉晶体管PD1的漏极连接在一起，上拉晶体管PU2和下拉晶体以形成互补第一存储节点SNB1。上拉晶体管PU1和PU2的源极连接至电源电压Vcc(也称为补第一存储节点SNB1通过传输栅极晶体管PG2连接至互补位线BLB。第一存储节点SN1和互[0034]图3是其中可以实现SRAM单元200的电子存储器器件300的部分的框图。电子存储体管和/或GAA晶体管来实现SRAM位单元区310中的SRAM器件，其中这些晶体管的有源区具9驱动用于SRAM位单元区310的SRAM器件的字线的电路，而CNT区340包含控制SRAM位单元区GPIO区370配置成处理电子存储器器件300和电子存储器器件300外部的器件之间的输入/[0037]在图4_图11中更详细地示出了电子存储器器件300的某些电路中的有源区的不均[0039]图4还示出了IO区320的部分320A。部分320A可以在俯视图中沿着X方向水平地跨合图1A_图1C所讨论的FinFET或者GAA器件的垂直凸出的鳍部结大有源区410的与需要更快速度的晶体管(例如，电连接至SRAM单元的位线的晶体管)相对较小的有源区可以获得较低的泄漏，因此区段410B可以对应于希望减小泄漏的IO区320的电子存储器器件300的这些其他区域还可以包括晶体管速度是更重要关切的一些电路(因[0043]与SRAM区305的区域320_340相比，SRAM位单元区310本身可以具有基本上均匀厚310A可以沿着X方向水平地跨越，并且其可以包括多个有源区440(图4中示出了其两个示例)，每个有源区也沿着X方向以细长的方式水平地延伸。有源区440可以包括以上结合图320的有源区410不同，SRAM位单元区310的有源区440沿着Y方向可以各自具有基本均匀的尺寸450。换句话说，虽然有源区440中的每一个沿着其Y方向整个尺寸可能经历轻微的变可以使用类似的制造工艺在相同的晶圆上制造电子存储器器件300的有源区，但是电子存现的类似组件将作相同标记，并且以上关于图4的实施例中的这些组件的讨论也将应用于大于区段410B的尺寸420B。尽管图4_图6的实施例显示有源区410实现在具有N_P_N配置的SRAM位单元区310的有源区440仍然可以沿着Y方向保持其相对均匀的中出现的类似组件将作相同标记，并且以上关于图4_图7的实施例中的这些组件的讨论也两个缓弯431和432。另外，以类似的方式调整有源区510的大小，使得其具有较宽的区段中出现的类似组件将作相同标记，并且以上关于图4_图8的实施例中的这些组件的讨论也620D各自小于尺寸620A。在区段610B和分支区段610C和610D之间也分别存在缓弯633和实现具有相对较低泄漏的晶体管。以上配置还确保了存在从区段610A至分支区段610C和[0060]图10示出了调整电子存储器器件300的某些组件(例如SRAM区305的IO区320、WLD图10中出现的类似组件将作相同标记，并且以上关于图4_图9的实施例中的这些组件的讨P配置中的N区中实现。作为另一个示例，具有相对较宽的区段610A、两个分支区段610C/[0063]图11示出了调整电子存储器器件300的某些组件(例如SRAM区305的IO区320、WLD在N区的一个中，而另一个有源区711实现在N区的另一个中。有源区710以与图4的有源区似于图4中的有源区410，有源区710包括较宽的区段710A和较窄的区段710B，较宽的区段区段711A和较窄的区段711B，较宽的区段711A具有尺寸721A，较窄的区段711B具有尺寸[0065]图11的实施例也以与图9的实施例中有源区610的实现方式基本类似的方式实现[0067]图12_图13示出了根据本发明的各种实施例，修改原始IC布局设计以生成修改了较宽的区段410A具有尺寸420A，较窄的区段410B具有尺寸420B，其中尺寸420A大于尺寸较宽的区段410A具有尺寸420A，较窄的区段410B具有尺寸420B，其中尺寸420A大于尺寸例1和2各自在一侧上的区段410A和410B之间具有齐平边缘，并且缓弯430位于齐平边缘的缓弯633和634，即使分支区段610C和610D的尺寸620C和620D各自小于区段610B的尺寸施例5中却是另一个分支区段610E(具有尺寸620E)沿着Y方向实现在分支区段610C和610D区可能看起来基本类似于以上所讨论的图9的有源区610。当使用实施例5的修改了的IC布以各自呈现出在原始IC布局设计中沿着Y方向测得的具有基本均匀尺寸890的基本矩形形测量的计量工具；实体910表示半导体处理工具，例如用于实施光刻工艺以限定有源区的[0079]集成电路制造系统900能够实现用于集成电路(IC)制造以及IC制造的高级处理控的各种特性所确定的最佳采样场/点，从处理了的晶圆的子集的选定场和点来测量计量结级加工控制等领域的协作和信息访问。由IC制造系统900提供的另一能力可以集成设备之将计量工具和处理工具集成，可以使得制造信息能够更有效地结合至制造工艺或者APC模[0082]图16是示出根据本发明的实施例的修改IC布局设计的方法1000的流程图。方法[0087]在一些实施例中，非存储器单元电路包括晶体管的第一子集和晶体管的第二子这种方式，电子存储器器件的非存储器单元电路可以同时实现更快的速度和减少的泄漏，第二方向彼此相对；在所述第一边缘和所述第三边缘之间沿着所述第二方向存在第一缓计或修改用于执行与本公开相同或类似的目的和/或实现相同或类似优点的其他工艺和结