CN119497382A 半导体结构的处理方法、半导体结构及半导体处理装置 （中微半导体设备(上海)股份有限公司）

司有侧部自顶部表面朝向衬底方向逐渐向外延伸k线性提高，直到将第三类孔的截止层刻蚀到预2提供一基片，所述基片包括设置在衬底上的基底层，二刻蚀气体的流量随刻蚀时间以斜率k呈线性提高，直到将所述第三类孔的截止层刻蚀到3.如权利要求1所述的半导体结构的处理方法，其特征在于，所述第二刻蚀气体包括4.如权利要求3所述的半导体结构的处理方法，其特征在于，所述第二刻蚀气体包括33F及H2中的至少一种。5.如权利要求3所述的半导体结构的处理方法，其特征在于，所述第二刻蚀气体包括2F2的流量为15sccm～30sccm。3层形成的延伸部分的上表面比其上一叠层形成的延伸部分的上表面距离所述电介质层的基底层，形成在衬底上，所述基底层具有侧部自顶部表面朝向衬底4存储芯片的技术由2DNAND转型为存储密度更高但结构更为复杂述第二刻蚀气体的流量随刻蚀时间以斜率k呈线性提高，直到将所述第三类孔的截止层刻[0012]可选地，所述第二刻蚀气体包括二氟甲烷(CH2F2)、三氟甲烷(CHF3)、一氟3F)及氢气(H2)中的至少一种。5[0016]可选地，所述CH2F2与O2的体积和占第一刻蚀气体与第二刻蚀气体总量的10%~[0018]可选地，开启源射频、偏置射频时，所述源射频的频率为60MHz，功率为2500W~戊烯(C5F8)及六氟苯(C6F6)中的有厚度为600nm～1000nm的含碳沉积层；所述第二类孔的底部具有厚度为35nm～45nm的含6[0047]图5为本发明的一种半导体结构的处理方法过程中，半导体结构中各孔底部的刻[0048]图6为本发明的一种半导体结构的处理方法中第二刻蚀气体的流量线性提高示意[0051]图9为对比例处理的半导体结构中不同台阶氮化硅剩余量随接触通孔的深度的分7述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定[0071]目前3DNAND有两种技术路线：全环绕栅极(GAA，GateAllAround)+电荷捕获(ChargeTrap)技术路线和全环绕栅极GAA(Gateallaround)+浮栅(floatinggate)的技的侧部边缘向外延伸，每一叠层110形成的延伸部分113的上表面比其上一叠层110形成的延伸部分113的上表面距离电介质层13顶部的垂直距离更长，多个延伸部分113形成台阶，8层13刻蚀完成后，再通过一步氮化硅对多晶硅选择比极大的打穿氮化硅步骤(SiNpunch接触通孔131内填充金属等导电材料，从而使接触通孔131将不同深度多晶硅层112上电连[0074]为方便描述，本发明根据不同的深度范围将形成的不同深度的接触通孔131分为三类孔(见图1)：[0078]第一类孔1311暴露的截止层距离第一类孔的孔口边缘的距离即为第一类孔1311层的剩余量一般呈现U型分布，即第一类孔1311和第三类孔1313中的截止层的剩余量比较副产物CxFy通过分子热运动到达第二类孔底部的距离变长，能够到达第二类孔底部的CxFy[0080]打穿截止层制程用于选择性地轰击去除截止层12而不损伤其下方的多晶硅层9[0081]因此，控制不同深度的接触通孔中的截止层的剩余量成为这种台阶通孔刻蚀自顶部表面朝向衬底方向逐渐向外延伸形成的坡度结构，所述坡度结构上覆盖有一截止[0087]本文中，坡度的含义为自侧壁轮廓出现渐变段的基底层高度H与渐变段侧壁的水渐增加。作为示例，在刻蚀的第一阶段，第一类孔1311内的净沉积层的厚度为400nm~二类孔1312暴露的截止层距离第二类孔的孔口边孔1313暴露的截止层距离第三类孔的孔口边缘的距离h3最大(见图7)，刻蚀到截止层形成[0114]为了打开第三类孔1313的底部BCD，使得第三类孔1313的底部呈现理想的平坦状加。为保持特征尺寸的一致性，在设计时可以使得第二类孔1312的底部BCD略小于目标尺[0123]第三类孔1313内主要发生如下反应(刻蚀底部侧壁残留的电介质层，未形成含碳沉积层)：[0126]为了打开第三类孔1313底部BCD的同时，在所述第二类孔1312的底部形成净含碳33F及H2中的至少一种。[0129]一些实施例中，所述第二刻蚀气体包括CH2F2，其中，CH2F2的流量为15sccm~反应(形成沉积层)：[0144]第一类孔1311内主要反应与第三阶段相同。第一类孔1311内净__[0151]在刻蚀截止层的同时形成稀薄的CxFy沉积层，第三类孔1313形成的延伸部分113的上表面比其上一叠层110形成的延伸部分113的上表面距离所述电介[0158]一些实施例中，所述第一类孔1311的底部具有厚度为600nm～1000nm的含碳沉积[0159]本例中，多个所述延伸部分113组成台阶状，使所述基底层11的坡度结构呈阶梯对所述电介质层13的刻蚀选择性比所述叠层110对所述电介质层13的刻蚀选择性高，因而在刻蚀所述电介质层形成接触通孔的刻蚀过程中，所述截止层12能对所述叠层110形成保处理得到的半导体结构中不同台阶氮化硅剩余量随接触通孔131的深度的分布图如图8的b[0168]提供与实施例同样的基片，采用传统的电容耦合等离子体(CCP)刻蚀方法进行处类孔)的截止层的剩余量最少或者与中等深度的孔(第二类孔)内的截止层的剩余量相当，