CN119497387A 半导体器件及其制造方法 （爱思开海力士有限公司）

2在所述牺牲隔离层之间的所述堆叠体中形成牺牲垂直开口通过经由穿过所述牺牲垂直开口使所述凹陷目标层凹陷来形成初所述牺牲垂直开口的降低的底表面设置在比所述牺牲隔离层的底表面高的水平高度在所述牺牲隔离层之间的所述堆叠体中形成牺牲垂直开口3所述下区域的水平宽度被形成为大于所述上区域的水所述第一介电层和所述第二介电层是通过用介电材料替换所述牺牲层的替换工艺来修整所述单元模具的所述第一介电层以形成第一水平层，其在与所述第一方向相交的第二方向上水平定向，并且在水平导线，其在与所述第一方向和所述第二方向相交的第三方向上横越所述下隔离区的水平宽度大于所述上隔离区的水45[0002]本申请要求于2023年8月21日提交的韩国专利申请第10_2023_0109068号的优先[0005]本发明的实施方式涉及包括高度集成的存储单元的半导体器件以及用于制造该6上形成包括多个子堆叠的堆叠体；在堆叠体中形成包括第一层级的底表面的牺牲隔离开[0010]从下面的附图和本发明的具体实施方式的详细描述可以更好地理解本发明的这[0022]图27A至图27C是示出根据本发明的另一实施方式的用于制造半导体器件的方法重叠是指一个结构或物体只有一部分与另一个结构7第一导线BL可以包括氮化钛和钨(TiN/[0030]开关元件TR可以具有在数据储存元件CAP的数据写入操作和数据读取操作中控制元件TR也可以被称为访问元件或选择元件。第二导线DWL可以被称为水平栅电极或水平字[0031]水平层HL可以在与第一方向D1交叉的第二方向D2上延伸。第二导线DWL可以在与[0032]水平层HL可以从第一导线BL起在第二方向D2上水平定向。第二导线DWL可以具有上水平线G1和下水平线G2之一可以用作背栅叠部分WLP和沟道非重叠部分NOL。沟道重叠部分WLP可以指与水平层HL的沟道CH重叠的部8在沟道CH与数据储存元件CAP之间的第二掺杂区域DR。当水平层HL由氧化物半导体材料形区域SR和第二掺杂区域DR可以被称为第一和第二源极/[0039]层间介电层GD可以设置在水平层HL与第二导线DWL之间。层间介电层GD可以被称元件TR起在第二方向D2上水平设置。数据储存元件CAP可以包括在第二方向D2上从水平层HL起水平延伸的第一电极SN。数据储存元件CAP还可以包括在第一电极SN之上的第二电极92钨(TiN/SiGe/WN)堆叠中，硅锗可以是填充第一电极SN内部的间隙填充材料，而氮化钛化镧(La2O322O5叠结构。介电层DE可以包括ZA(ZrO2/Al2O3)具有其中氧化铝(Al2O3)被堆叠在氧化锆(ZrO2)之上的结构。ZAZ堆叠可以具有其中氧化锆(ZrO2层DE可以具有包括氧化铪(HfO2)的堆叠结构(HfO2/Al2O3/HfO2)堆叠。HA堆叠可2O3)可以具有比氧化锆(ZrO2)和氧化铪(HfO2)大的带隙能量。氧化铝(Al2O3)ZrO2/Al2O3)堆叠、ZAZAZ(ZrO2/Al2O3/ZrO2/A一电极SN和介电层DE之间。界面控制层可以包括氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铌(Nb2O5)、氮化铌(NbN)或它们的组合。界面控制层也可以形成在第[0053]返回参照图1A和图1B，存储单元MC还可以包括第一接触节点BLC和第二接触节点与第一电极SN之间。第一接触节点BLC可以包括金属基材料或半导体材料。第二接触节点多晶硅，以及第一掺杂区域SR和第二掺杂区域DR中的每一个可以包括从第一接触节点BLC在水平层HL与数据储存元件CAP之间的第二接触节点SNC。第一接触节点BLC和第二接触节点SNC可以包括掺杂多晶硅。第一掺杂区域SR和第二掺杂区域DR中的每一个可以包括从第[0057]第二导线DWL可以包括上水平线G1和下水平线G2。上水平线G1和下水平线G2中的电极G12可以邻近第一导线BL设置，以及第三功函数电极G13可以邻近数据储存元件CAP设[0058]第一功函数电极G11、第二功函数电极G12和第三功函数电极G13可以由具有不同[0059]第二功函数电极G12和第三功函数电极G13可以包括掺杂有N型掺杂剂的掺杂多晶第三功函数电极G13与第一功函数电极G11之间形成势垒[0060]根据本发明的该实施方式，第二导线DWL的上水平线G1和下水平线G2中的每一个[0061]第二导线DWL的上水平线G1和下水平线G2中的每一个可以具有PMP(多晶[0063]第一功函数电极G11可以具有比第二功函数电极G12和第三功函数电极G13大的体积，以及因此第二导线DWL可以具有低电阻。上水平线G1和下水平线G2的第一功函数电极一功函数电极G11与水平层HL之间的重叠面积可以大于第二功函数电极G12和第三功函数电极G13与水平层HL之间的重叠面积。第二和第三功函数电极G12和G13以及第一功函数电极G11可以在第三方向D3上延伸，以及第二和第三功函数电极G12和G13与第一功函数电极[0064]如上所述，上水平线G1和下水平线G2中的每一个可以具有包括第一功函数电极沟道重叠部分WLP可以具有十字形状或正交形状。沟道重叠部分WLP可以与沟道CH完全重叠。通过沟道重叠部分WLP和沟道非重叠部分NOL在第三方向D3上延伸的第二导线DWL可以可以在第一导线BL与第二导线DWL之间形成低电场。由于第二导线DWL的第三功函数电极[0071]存储单元阵列MCA可以包括存储单元MC的三维阵列。存储单元MC的三维阵列可以明的另一实施方式，半导体器件100还可以包括具有其中两个存储单元MC共享数据储存元[0073]单元隔离层ISOA和ISOB可以设置在在第三方向D3上布置的相邻的存储单元MC之交替且重复地设置。第一单元隔离层ISOA可以在第三方向D3上设置在数据储存元件CAP之第二方向D2上设置在第一单元隔离层ISOA与第二单元隔离层ISOB之间。第一单元隔离层ISOA和第二单元隔离层ISOB中的每一个可以包括单元隔离衬垫层ISOL和单元隔离间隙填沟道重叠部分WLP可以具有十字形状或正交形状。沟道重叠部分WLP可以与沟道CH完全重分WLP和沟道非重叠部分NOL在第三方向D3上交替重复，因此第二导线DWL可以具有凹口形[0077]多个第一钝化层BF1可以设置在第二导线DWL中的最下面的第二导线DWL与下结构BF2和BF3可以被称为底介电层或底钝化层。最下层级的单元间介电层LIL可以设置在第一第一方向D1交叉的第二方向D2上延伸。第二导线DWL可以在与第一方向D1和第二方向D2交[0080]第一覆盖层BC可以设置在第二导线DWL与第一导线BL之间。第二覆盖层CC可以设置在第二导线DWL与数据储存元件的第一电极SN之间。第一覆盖层BC可以设置在上水平线覆盖层CC可以设置在上水平线G1和数据储存元件CAP的第一电极SN之间，以及第二覆盖层CC可以设置在下水平线G2和数据储存元件CAP的第一电极SN之间。一个存储单元MC可以包[0082]存储单元MC还可以包括第一接触节点BLC和第二接触节点SNC。第一接触节点BLC域SR和第二掺杂区域DR中的每一个可以包括从第一接触节点BLC和第二接触节点SNC扩散[0083]在第三方向D3上水平设置的开关元件TR的水平层HL可以共享一个第二导线DWL。[0084]第一单元隔离层ISOA可以在第三方向D3上设置在数据储存元件CAP的第一电极SN[0087]下结构LS的外围电路单元可以设置在低于存储单元阵列MCA的水平高度(level[0089]根据本发明的另一实施方式，外围电路单元可以设置在高于存储单元阵列MCA的[0090]根据本发明的另一实施方式，存储单元阵列MCA可以包括动态随机存取存储器[0091]根据本发明的另一实施方式，个体的存储单元MC可以用图1D所示的存储单元MC1第二层级H12可以处于比第一层级H11低的水撑第一导线BL和数据储存元件CAP。存储单元MC的结构稳定性可以通过支撑件LSP来增大。ISOA和第二单元隔离层ISOB可以包括下隔离区ISOL和上隔离区ISOU。支撑件LSP可以设置[0096]图4A至图26B示出了根据本发明的实施方式的用于制造半导体器件的方法的示[0097]图4A是示出形成堆叠体SB以及牺牲隔离开口15A和15B的方法的第四层14层级的叠SB3可以包括第一硅锗/单晶硅/第二硅锗(SiGe/Si/SiGe)[0106]在形成牺牲隔离开口15A和15B之后，可以刻蚀下结构11的在牺牲隔离开口15A和[0109]参照图5A和图5B，可以形成牺牲隔离层16A和16B以填充牺牲隔离开口15A和1516A和第二牺牲隔离层16B可以由介电材料形成。形成第一牺牲隔离层16A和第二牺牲隔离层16B可以包括在堆叠体SB之上形成牺牲隔离材料以填充牺牲隔离开口15A和15B、以及平牲隔离层16A和第二牺牲隔离层16B可以在第二方向D2上交替布置。多个第一牺牲隔离层牲隔离层16A和第二牺牲隔离层16B可以在第一方向D1上穿过堆叠体S[0114]第一牺牲隔离层16A和第二牺牲隔离层16B中的每一个可以包括牺牲衬垫层Ll和[0115]形成第一牺牲隔离层16A和第二牺牲隔离层16B可以包括在堆叠体SB之上顺序地形成牺牲衬垫层L1和牺牲间隙填充层L2以填充牺牲隔离开口15A和15B以及平坦化牺牲衬垫层L1和牺牲间隙填充层L2以暴露堆叠体SB伸。第一牺牲垂直开口V1'和第二牺牲垂直开口V2'可以通过刻蚀第一牺牲隔离层16A之间[0120]第一牺牲垂直开口V1'和第二牺牲垂直开口V2'的底表面可以设置在第二层级H第一牺牲垂直开口V1'和第二牺牲垂直开口V2'的第二层级H2可以高于第一牺牲隔离开口的第二层级H2可以高于第一牺牲隔离层16A和第二牺牲隔离层[0121]图7A是示出形成初步水平层14A的方法的平面图，而图7B是沿图7A所示的线A_A'步水平层14A的凹陷工艺可以使用例如HSC1(热SC_1)。HSC1可以包括其中氢氧化铵(NH4[0125]初步水平层14A可以通过用于使第四层14凹陷的上述凹陷工艺来形成，并且水平[0127]在形成初步水平层14A之后，第一牺牲垂直开口和第二牺牲垂直开口可以如附图和第二牺牲垂直开口V2彼此间隔开。初步水平层14A可以具有其中多个十字形状在第三方[0128]当形成初步水平层14A时，下结构11的表面可以凹陷至一定深度(参见附图标记直开口V1'和第二牺牲垂直开口V2'的底表面可以从第二层级H2降低到第三层级H3。扩展的第一牺牲垂直开口V1和第二牺牲垂直开口V2的底表面可以设置在第三层级H3。第一牺牲垂直开口V1和第二牺牲垂直开口V2的第三层级H3可以高于第一牺牲隔离开口15A和第二牺牲隔离开口15B的第一层级H1。第一牺牲垂直开口V1和第二牺牲垂直开口V2的第三层级H3可以高于第一牺牲隔离层16A和第二牺牲隔离层16B的第一层级H1。根据本发明的另一实施方[0129]第一牺牲垂直开口V1和第二牺牲垂直开口V2可以在第二方向D2上交替地设置在形地形成在第一牺牲垂直开口V1和第二牺牲垂直开口V2中的18)可以用第一介电层19和第二介电层2[0135]第二介电层20和牺牲柱21可以形成填充第一牺牲垂直开口V1和第二牺牲垂直开口V2的第一牺牲柱结构SV1和第二牺牲柱结构SV2。第一牺牲柱结构SV1可以填充第一牺牲19的部分可以共形地形成在第一牺牲垂直开口V1和第二牺牲垂直开口V2的表面上。因此，第一牺牲柱结构SV1和第二牺牲柱结构SV2还可以包括第一介电层19[0140]图9A是示出形成单元隔离开口22A和22B以及水平层14B的方法的平面图，以及图隔离开口22A和22B。单元隔离开口22A和22B可以包括第一单元隔离开口22A和第二单元隔开口22B可以通过去除第二牺牲隔离层16B来形成。当第一牺牲隔离层16A和第二牺牲隔离一单元隔离开口22A和第二单元隔离开口22B可以暴露初步水平层14A和第一介电层19在B_离开口22B的第四层级H4可以低于第一牺牲垂直开口V1和第二牺牲垂直开口V2以及第一牺牲柱结构SV1和第二牺牲柱结构SV2的第三层级H3。第一单元隔离开口22A和第二单元隔离开口22B的第四层级H4可以低于第一牺牲隔离开口15A和第二牺牲隔离开口15B以及第一牺隔离开口22B的底表面可以低于第一牺牲垂直开口V1和第二牺牲垂直开口V2的底表面以及第一牺牲柱结构SV1和第二牺牲柱结构SV2[0144]当形成水平层14B时，可以在第一牺牲柱结构SV1和第二牺牲柱结构SV2之下形成[0145]第一单元隔离开口22A和第二单元隔离开口22B中的每一个可以具有设置在支撑件11P之间的下区域22L以及设置在第一牺牲柱结构SV1和第二牺牲柱结构SV2之间的上区[0146]水平层14B可以在第二方向D2上设置在第一牺牲柱结构SV1和第二牺牲柱结构SV2步水平层14A的尺寸的十字形状。初步水平层14A可以具有其中多个十字形状合并的形状，并且水平层14B可以具有其中十字形状在第三方向D3上个体分开的形状。水平层层级间隙14R可以形成在在第三方向D3上布置的水平层14B之间。第一牺牲柱结构SV1和第二牺牲柱结构SV2可以在在第二方向D2上设置在水平层10B是沿图10A所示的线B1_B1'截取的截面图。图10C是沿图10A所示的线B_B'截取的截面水平层层级间隔件23可以包括在水平层14B的侧表面上形成间隔件材料以及刻蚀间隔件材[0150]根据图9A至图10C，在第一单元隔离开口22A之间和在第二单元隔离开口22B之间电层19的修整深度可以小于初步水平层1[0151]一对第一介电层19A可以与一个水平层14B垂直地重叠。修整的第一介电层19A可[0152]图11A是示出形成单元隔离层24A和24B的方法的平面图，以及图11B是沿图11A所出形成单元隔离层24A和24B的方法的在第一介电层1[0153]参照图11A至图11C，可以形成单元隔离层24A和24B以填充第一单元隔离开口22A一单元隔离层24A和第二单元隔离层24B的最外侧材[0154]形成第一单元隔离层24A和第二单元隔离层24B可以包括形成填充第一单元隔离一介电层19A以暴露硬掩模层图案17的表面。第一单元隔离层24A和第二单元隔离层24B可以具有不同的尺寸或不同的体积。第二牺牲柱结构SV2可以在第三方向D3上设置在第一单元隔离层24A之间，以及第一牺牲柱结构SV1可以在第三方向D3上设置在第二单元隔离层[0155]第一和第二单元隔离层24A和24B可以对应于图2至图3D中所示的单元隔离层ISOA和ISOB。第一单元隔离层24A和第二单元隔离层24B中的每一个可以包括单元隔离衬垫层[0156]第一单元隔离层24A和第二单元隔离层24B与第一介电层19A可以彼此直接接触。水平层层级间隔件23可以设置在水平层14B与第一单元隔离层24A和第二单元隔离层24B之柱结构SV1和第二牺牲柱结构SV2可以设置在第三层级H3。第四层级H4可以高于第三层级[0158]第一单元隔离层24A和第二单元隔离层24B中的每一个可以包括设置在支撑件11P之间的下隔离区24L以及设置在第一牺牲柱结构SV1之间和第二牺牲柱结构SV2之间的上隔离区24L和上隔离区24U具有不同的水平宽度，所以单元隔离层24A和24B可以是泡形隔离[0159]图12是示出形成第一介电层图案19B的方法的平面图，以及图13A至图13D是沿图[0164]图14A是示出形成垂直牺牲结构29的方法的平面图，以及图14B是沿图14A所示的[0166]图15A是示出形成垂直层级路径30的方法的平面图，以及图15B是沿图15A所示的[0169]图16A是示出形成第一孔型垂直开口32的方法的平面图，以及图16B是沿图16A所[0173]图17A是示出形成水平层级凹陷33的方法的平面图，以及图17B是沿图17A所示的[0175]图18A是示出形成水平导线35的方法的平面图，以及图18B是沿图18A所示的线A_层34可以被称为栅极介电层。层间介电层34可以对应于如图1A至图3B所示的层间介电层[0177]层间介电层34可以通过氧化水平层14B的表面来形成。根据本发明的另一实施方平导线35可以包括在层间介电层34之上沉积填充水平层级凹陷33的导电材料以及对导电材料进行回蚀。水平导线35可以包括彼此面对且水平层14B设置在其间的一对第一水平导地堆叠的TiN/W堆叠。第一水平导线35A和第二水平导线35B可以包括N型功函数材料或P型35A和第二水平导线35B中的每一个可以具有十字形状，并且可以包括沟道重叠部分WLP和[0180]图19A是示出形成垂直导线39的方法的平面图，以及图19B是沿图19A所示的线A_[0186]图20A是示出形成初步第二孔型垂直开口29V的方法的平面图，以及图20B是沿图[0188]当形成初步第二覆盖层29A时，可以通过去除垂直牺牲结构29的一部分来在第一钝化层BF1的侧表面上形成最下层级介电层[0189]图21A是示出水平层HL的凹陷方法的平面图，以及图21B是沿图21A所示的线A_A'[0190]参照图21A和图21B，第三钝化层BF3可以形成在下结构11的表面上。第三钝化层[0191]随后，水平层14B的第二边缘部分可以在第二方向D2上水平凹陷(参见附图标记[0193]图22A是示出形成储存开口41的方法的平面图，以及图22B是沿图22A所示的线A_[0194]参照图22A和图22B，可以通过选择性地使初步第二覆盖层29A凹陷来形成第二覆[0195]在形成第二覆盖层29C之后，可以形成从第二孔型垂直开口40水平延伸的储存开[0197]储存开口41可以设置在第二介电层20之间。第二覆盖层29C可以分别设置在水平[0199]图23A是示出形成第二接触节点42的方法的平面图，以及图23B是沿图23A所示的[0203]图24A是示出形成第一电极45的方法的平面图，以及图24B是沿图24A所示的线A_[0204]参照图24A和图24B，数据储存元件的第一电极45可以形成在第二接触节点42之上相邻的第一电极45可以通过第二单元隔离层24[0205]图25A是示出使第一电极45的外壁暴露的方法的平面图，以及图25B是沿图25A所[0207]图26A是示出形成介电层47和第二电极48的方法的平面图，以及图26B是沿图26A[0208]参照图26A和图26B，介电层47和第二电极48可以顺序地形成在第一电极45之电极45的内部空间中。第一电极45的一些外表面可以电连接至水平层HL的第二掺杂区域2(HfO222O32O322O5铌(Nb2O5)或钛酸锶(SrTiO3)。介电层47可以包括ZA(ZrO2/Al2O3)堆叠、ZAZ(ZrO2/Al2O3/(HfO2/Al2O3/HfO2/Al2O3/H一电极45和介电层47之间。界面控制层可以包括氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铌(Nb2O5)、氮化铌(NbN)或它们的组合。还可以在第二电极48和介电层表面设置在低于垂直导线39和数据储存元件CAP的底表面的水平高度处，因此可以防止在形成垂直导线39和数据储存元件CAP时可能出[0216]图27A至图27C是示出根据本发明的另一实施方式的用于制造半导体器件的方法及牺牲隔离层16A和16B可以形成在堆叠叠体SB10中形成多个第一牺牲垂直开口V1'和第二牺牲垂直开口V2'。18可以通过图27B所示的硅锗层12和单晶硅层14'的凹陷工艺来形成。在去除硅锗层12之对于单晶硅层14'的选择性的刻蚀剂或刻蚀气体来刻蚀硅锗[0223]用于形成初步水平层14A'的单晶硅层14'的凹陷工艺可以使用例如HSC1(热SC_[0224]在形成初步水平层14A'之后，可以扩展第一牺牲垂直开二方向D2和第三方向D3上水平布置的多个存第一导线BL和数据储存元件CAP的详细描述可[0230]开关元件TR可以包括水平层HL和第二导线DWL。水平层HL可以在第二方向D2上延[0232]上水平线G1和下水平线G2中的每一个可以包括在第三方向D3上延伸的一对平坦二方向D2和第三方向D3上水平布置的多个存关于第一导线BL和数据储存元件CAP的详细描述可以参考上[0236]开关元件TR可以包括水平层HL和第二导线SWL。水平层HL可以在第二方向D2上延[0238]第二导线SWL可以包括在第三方向D3上延伸的一对平坦侧壁FS。平坦侧壁FS可以[0239]根据本发明的另一实施方式，第二导线SWL可以包括如图1C所示的沟道重叠部分二方向D2和第三方向D3上水平布置的多个存关于第一导线BL和数据储存元件CAP的详细描述可以参考上可以防止在形成垂直导线和数据储存元件时