CN119513007A 一种基于fpga的1553b总线协议器通信装置及其控制方法 (中科亿海微电子科技(成都)有限公司)_第1页
CN119513007A 一种基于fpga的1553b总线协议器通信装置及其控制方法 (中科亿海微电子科技(成都)有限公司)_第2页
CN119513007A 一种基于fpga的1553b总线协议器通信装置及其控制方法 (中科亿海微电子科技(成都)有限公司)_第3页
CN119513007A 一种基于fpga的1553b总线协议器通信装置及其控制方法 (中科亿海微电子科技(成都)有限公司)_第4页
CN119513007A 一种基于fpga的1553b总线协议器通信装置及其控制方法 (中科亿海微电子科技(成都)有限公司)_第5页
已阅读5页,还剩20页未读, 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

司一种基于FPGA的1553B总线协议器通信装置本申请提供了一种基于FPGA的1553B总线协FPGA芯片和接口电路,FPGA芯片包括CPU控制接口模块和FPGA核心模块,FPGA芯片通过CPU控制线协议通过CPU控制接口模块实现总线控制;处2通过所述CPU控制接口模块和所述处理器进行通讯,所述FPGA芯片通过所述接口电路与所述FPGA核心模块用于实现1553B总线协议的核心逻辑,并根据1553B所述处理器通过所述CPU控制接口模块配置所述FPGA芯片内部的寄存器2.根据权利要求1所述的一种基于FPGA的1553B3.根据权利要求2所述的一种基于FPGA的1553所述CPU控制接口模块还用于在进入本地总线仲裁逻辑时,自动触发发送仲裁请求信所述CPU控制接口模块还用于在数据传输完成时,发送传输完成信号并更新状态寄存4.根据权利要求1所述的一种基于FPGA的1553B总线协议器述CPU控制接口模块还用于进行错误识别和处理;所述CPU控制接口模块用于判断错误类5.根据权利要求1所述的一种基于FPGA的15536.根据权利要求5所述的一种基于FPGA的1553B总线7.根据权利要求1所述的一种基于FPGA的1553述FPGA核心模块通过所述CPU控制接口模块操作指定寄存器,实现总线控制器和远程终端若所述总线控制器向某一远程终端发出一个消息时,所述远程终8.根据权利要求1所述的一种基于FPGA的153述CPU控制接口模块具有中断处理能力,若1553B总线内核向所述CPU控制接口模块发送中9.根据权利要求1所述的一种基于FPGA的1553B总线所述协议实现模块根据1553B标准的命令格式生成命令字以及解析接收到的命令字,述FPGA核心模块还包括数据处理模块和错误所述数据处理模块通过所述CPU控制接口模块进行数据传输和数据转发,所述数据处循环冗余校验算法进行错误纠错和检测远程终端地法适用于上述权利要求1_10任一项的基于FPGA的1553B总线协议器通信装置,所述控制方根据寄存器信息将1553B总线的工作模式设置为总线控制器、远程终端或者总线监视器中4术长期由欧美公司所垄断,因此自主研发1553B总线的协议芯片及产品具有重要的战略意[0004]本申请公开了一种基于FPGA的1553B总线协议器通信装置及其控制方法,能够通[0006]为达上述之一或部分或全部目的或其他目的,本申请提供了一种基于FPGA的块用于实现1553B总线协议的核心逻辑,并根据1553B总线协议通过所述CPU控制接口模块内部寄存器地址映射到所述处理器的地址空间,通过配置寄存器信息决定1553B总线的工[0008]在一种实现方式中,所述CPU控制接口模块用于控制所述FPGA核心模块的输入和5[0010]在一种实现方式中,所述FPGA核心模块通过所述CPU控制接口模块访问内部寄存[0012]在一种实现方式中,所述FPGA核心模块通过所述CPU控制接口模块操作指定寄存时序控制模块用于控制信号时序符合1553B总线协议,所述时序控制模块使用FPGA时钟管理和同步模块对1553B总线协议进行测试和验证,以使1553B总线上的数据传输符合1553B总线协议的规范;所述协议实现模块根据1553B标准的命令格式生成命令字以及解析接收述数据处理模块通过所述CPU控制接口模块进行数据传输和数据转发,所述数据处理模块[0016]本申请另一技术方案提供了一种基于FPGA的1553B总线协议器通信装置的控制方6[0018]上述基于FPGA的1553B总线协议器通信装置及其控制方法,通过一块FPGA芯片实[0030]本实施例提供的一种基于FPGA的1553B总线协议器通信装置,利用国产FPGA替换进口1553B专用协议转换芯片,1553B协议转换利用数字FPGA内置1553BIP核的方式替代7产自主可控,为国内大多数用户提供使用简单灵活且价格低廉的航空1553B总线协议器的户界面通过串口通信,下行接口采用EMIF外部存储器接口与FPGA芯片的CPU控制接口模块判断逻辑以控制FPGA核心模块的输入和输出,从而使得FPGA核心模块通过CPU控制接口模8读写函数被cpumaster包装成读写时序,通过硬件物理接口给到FPGA芯片的CPU控制接口9[0054]时序控制模块用于确保信号的时序符合1553B的要求,使用FPGA的时钟管理和同终端RT发出一个命令或发送一个消息时,远程终端应在设定的响应时间内发回一个状态[0058]初始化完成,用户逻辑可立即开始通过CPU控制接口模块访问内部寄存器进行读[0065]终端电阻用于提供一个稳定的负载,避免信号在总线上反射而导致干扰。由于[0068]短截线用于连接1553B总线与各个设备之间的短距离传输,以确保在连接设备时本公开的各种特征也可以单独地或通过任何合适的组合或作为本公开的任何其它描述的

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论