05S3C44B0X的嵌入式系统应用开发ppt课件

1、. S3C44B0X嵌入式系统的应用程序开发3.1S3C44B0X概述3.2S3C44B0XI/o端口功能概要3.3S3C44B0XUART接口功能3.4S3C44B0X中断控制器功能3.5S3C44BOXPWM定时器功能3.6S3C4480XLCD控制器功能和应用程序开发3.7S3C4480XA/d转换器功能3.8S3C4480XI2C总线接口功能3.9S3C4480XIIS总线接口功能、3.1S3C44B0X处理器介绍， 3.1.1SamsungS3C44B0X概要3.1.2SamsungS3C44B0X特征3.1.3S3C44B0X功能构成方框图3.1.4S3C44B0X管脚信号说明.3

2、.1 samsungs 3c 44 b0x的概要， SamsungS3C44B0X微处理器芯片集成了ARM7TDMI核心，采用0.25m的cmos工艺制造，在ARM7TDMI核心的基本功能的基础上集成了丰富的外围功能模块，易于以低成本设计嵌入式应用系统。 芯片上集成的主要功能包括：向芯片上ARM7TDMI添加8 kb cache的外部扩展内存控制器(FP/EDO/SDRAM控制、芯片选择逻辑) LCD控制器(支持最多256种颜色的DSTN )， 配备1个LCD专用DMA通道的通用DMA通道2/带外部请求管脚的DMA通道2带握手协议的UART、SiO1、 一个多主IIC总线控制器IIS总线控制器

3、1 5个PWM计时器和一个内部计时器看门狗计时器通用I/O端口71个，外部中断源8个功耗控制模式：正常、低、休眠、停止8路10位ADC； 具有日历功能的RTC (实时时钟)片上PLL时钟发生器。3.1.2SamsungS3C44B0X的特征1、S3C44B0X体系结构S3C44B0X是基于ARM7TDMI的体系结构，ARM7TDMI是ARM公司获得业界最广泛认可、应用最广泛的处理器核心、二、系统(存储)管理支持最大、最小端模式(通过外部引脚选择)的地址空间：包括8个地址空间，每个地址空间的大小为32M，总共有256M的地址空间，所有地址空间均为8位或者可以编程设置32位宽的数据对准访问的8个地

4、址空间中，6个地址空间可以用于ROM、SRAM等存储器，2个可以用于ROM、SRAM、FP/EDO/SDRAM等存储器，7个起始地址是固定的大小可编程的地址空间一个起始地址和大小可变的地址空间所有存储器空间的访问周期，可以通过编程来配置，提供外部扩展总线的等待时间，以低功耗支持DRAM/SDARM的自动更新地址对称或非、三、Cache和芯片上SRAM4四个组合并而成的8KB指令/数据Cache； 未用作Cache的0/4/8KbytesCache存储空间可以用作片上SRAM cache伪LRU (最近未使用)的替代算法写入内存，以使缓冲区内容与主内存相匹配、4、时钟、功耗管理片上功耗PLL或使

5、MCU的动作时钟最大为66MHz的时钟，可以通过软件选择性地反馈各功能块，该功耗管理模式是通常模式：通常运行模式：低速模式：没有PLL的低频时钟通过EINT7:0或RTC警告中断，电力管理从停止模式恢复。5、中断控制器30个中断源(看门狗计时器中断1个、计时器中断6个、UART中断6个、外部中断8个、DMA中断4个、RTC中断2个、ADC中断1个、IIC中断1个、SIO 向量IRQ中断模式减少中断响应周期支持外部中断源的电平/边缘模式可编程电平/边缘极性紧急中断请求的快速中断请求(FIQ )。 6、带PWM的计时器(可调制脉冲宽度)带16位PWM的计时器支持5个、带16位DMA或中断的内部计时

6、器支持1个可编程的循环、频率、极性死区生成器外部时钟源。七、实时时钟RTC时钟的特征：毫秒、秒、分钟、时、日、周、月、年32.768KHz工作，CPU唤醒的警告中断时间变得急促。八、通用输入输出端口八个外部中断端口71个(多功能)多重输入输出端口。9、UART两个基于DMA或基于中断的UART； 支持5位、6位、7位、8位串行数据收发支持收发时支持硬件握手的波特率可编程irda1.0对应(115.2kbps )环回测试模式用各信道包含收发用的内部32字节FIFO 十、DMA控制器2电路没有共同的CPU干扰DMA控制器2双向桥DMA (外围DMA )控制器支持从I/O到内存、从内存到I/O、从I

7、/O到I/O的桥DMA传输，有6种DMA请求方式： SIO、实时机器、IIS )和外部引脚DMA之间的优先顺序，可编程的突发传输模式对应于FPDRAM、EDODRAM和SDRAM的传输率提高了的从存储器到外围设备的fly-by模式和从外围设备到存储器的传输模式。11、A/D转换部8信道复用ADC； 最大转换速率100KSPS/10位。 十二、LCD控制器支持彩色/单色/灰度LCD支持单扫描和双扫描显示支持虚拟显示功能系统内存可用作显示内存专用DMA用于从系统内存中提取图像数据、十三、看门狗计时器16位看门狗计时器定时中断请求或系统超时复位。 14、基于IIC总线接口的一个中断操作的多主IIC总

8、线8位双向串行数据收发器能够以100Kbps的标准模式和400Kbps的高速模式工作。 十五、支持基于IIS总线接口一路DMA操作的每个音频IIS总线接口通道8/16位串行数据传输MSB可调整的数据格式。 16、SIO (同步串行I/0 )一电路DMA或中断基础SIO； 波特率可编程支持8位SIO的串行数据收发。 十七、工作电压范围内核：二.五v； 输入输出： 3.0v3.6v。 18 .运行频率最大为66MHz。 19、包160LQFP/160FBGA。3.1.3S3C44B0X的功能框图、S3C44B0X的架构的功能框图如图6-1所示。 图3-1S3C44B0微处理器架构的框图、3.1.4

9、S3C44B0X管脚的信号说明、S3C44B0X管脚的信号功能的详细情况如下。一，总线控制信号S3C44B0X总线控制信号的管脚，二，DRAM/SDRAM/SRAM，三，LCD控制信号，四，TIMER/PWM控制信号，五，中断控制信号，六，DMA控制信号的管脚， 3.2S3C44B0XI/O端口功能和应用开发3.2.1S3C444B0XI/O功能的概要3.2.2S3C444B0X端口功能结构3.2.3S3C444B0X端口功能控制描述3.2.4S3C444B0XI/O端口的特殊功能寄存器3.2.2 o端口应用编程、3.2.1S3C444B0XI/O功能的概要、S3C44B0X中有71个通用可编

10、程多功能输入输出端子，可分类为以下7种端口。 11位输出端口(PortB )。 16位输入输出端口(PortC) 8位输入输出端口2(portd和PortG) 9位输入输出端口2(porte和PortF )，3.2.2S3C444B0X端口功能结构，各端口根据软件设定，进行各种系统设定和设计每个端口的功能通常在主程序启动前定义。 如果没有使用一个管脚的多功能，此管脚将被设置为I/O端口。 在放置管脚之前，必须设置管脚的初始化状态以避免出现问题。3.2.3S3C44B0X端口的功能说明、I/O端口的各种功能主要通过设定端口的各寄存器来实现，以下通过各寄存器的说明对通过I/O端口可以实现的功能进行

11、说明。 端口配置寄存器(pcona-g ) :在s 3c 44 b0x中，大部分管脚是多功能管脚。 因此，必须为每个管脚选择功能。 端口控制寄存器(PCONn )决定每个管脚的功能。 如果PG0-PG7被用作停电模式中的唤醒信号，则在中断模式中必须设置这些端口。端口数据寄存器(PDATA-G ) :如果这些端口被设定为输出端口，输出数据可以写入PDATn的对应的位，输入数据可以读取到PDATn的相应位中。 端口下拉寄存器(PUPC-G ) :端口下拉寄存器控制每个端口组下拉寄存器的使能侧。 如果对应的位设置为0，则上拉电阻与管脚连接；如果对应的位为1，则端子不连接上拉电阻。 特殊的上拉电阻控制

12、寄存器(SPUCR )数据线D15:0端子的上拉电阻可以用SPUCR寄存器控制。 在停止/sl-idle模式下，数据线(D31:0或D15:0 )处于高电阻状态。 根据I/O端口的特征，在停止/sl-idle模式下，可以通过对数据线施加电阻来减少功耗。 D31:16端子的上拉电阻可通过PUPC寄存器控制；D15:0端子的上拉电阻可通过SPUCR寄存器控制。 在STOP模式中，为了保护存储器免受错误功能的影响，存储器控制信号通过在特殊的上拉电阻控制寄存器中设置HZSTOP区域来选择高电阻状态(Hi-zstate )或先前的状态。外部中断控制寄存器： 8个外部中断可以通过各种信号请求。 外部中断寄存器在外部中断中设置了信号触发方法选择位、触发信号的极性选择位。 外部中断请求信号触发有低电平触发、高电平触发、下降触发、上升触发、双边缘触发。 关于8个外部中断寄存器的具体设定，请参阅I/O的特殊功能寄存器。 由于各外部中断端子有数字滤波器，所以中断控制器能识别3个时钟周期以上的请求信号。外部中断暂停寄存器(EXTINTPND )外部中断请求(4/5/6/7)对中断