《数字电子技术实验》PPT课件

1、数字电子技术实验、基本逻辑门实验、燕山大学电子实验中心、基本逻辑门性能(参数)测试、(1)实验目的1 .掌握TTL和非门、非门和排他门的输入输出之间的逻辑关系。 2 .精通TTL中、小规模集成电路的外形、引脚和使用方法。 (2)实验使用的器件l.2输入4、非门74LS001片2.2输入4、非门74LS021片3.2输入4和非门74LS861片，(3)测试实验内容1.2输入4、非门74LS00片和非门的输入和输出的逻辑关系。 2 .测试二输入四nor门74LS02的异或门的输入和输出的逻辑关系。 3 .测试二输入四异或门74LS86的异或门的输入和输出的逻辑关系。 1 .将器件引脚7连接到实验台

2、的“接地(GND )”，1 .将器件引脚7连接到实验台的“接地(GND )”，将器件引脚14连接到实验台的105v。 2 .把实验台的电平开关输出作为被测量器件的输入。 转动开关，设备的输入电平就会改变。 3 .将被测器件的输出端子连接到实验台上的等级指示灯(LED )上。 灯点亮时表示输出低电平(逻辑为0 )，灯熄灭时表示输出高电平(逻辑为1 )。 燕山大学电子实验中心，(5)实验布线图和实验结果74LS00包括4个2输入和非门，7402包括4个2输入和非门，7486包括4个2输入和非门，它们的引脚分配图见附录。 以下显示测试7400的第一逻辑门逻辑关系的布线图和测试结果。 测试其他逻辑门时

3、的接线图也一样。 测试时各器件的引脚7接地，引脚14连接到105v。 图中的K1、K2是电平开关输出端，LED0是电平指示灯。 燕山大学电子实验中心，1，测试74LS00逻辑关系接线图和测试结果，燕山大学电子实验中心，2，测试74LS02逻辑关系接线图和测试结果，燕山大学电子实验中心，3，测试74LS86逻辑关系接线图和测试结果，燕山大学电子实验中心，2，TTT 2 .掌握万用表的使用方法。 (二)实验使用的装置1.6反相器74LS04片2.6反相器74HC04片3.6反相器74HCT04片，(三)，实验内容1.TTL装置74LS04片对非门的传输特性进行了测试。 2 .测试HC设备74HC0

4、4的非栅极的传输特性。 3 .测试HCT设备74HCT04的非栅极的转发特性。 (4)、实验提示1 .被测试器件的引线7和引线14分别注意接地和15v。 2 .将实验台上的4.7K电位器RTL的电压输出端子连接到被测定逆变器的输入端子上，将RTL的输出端子电压作为被测定逆变器的输入电压。 旋转音量变更变频器的输入电压值。 3 .在步骤0.2V中调整非栅极输入电压。 首先用万用表监视非栅极输入电压，调整输入电压后，用万用表测量非栅极输出电压并进行记录。 燕山大学电子实验中心、二、TTL、HC和HCT器件的电压传输特性、(五)、实验接线图和实验结果1 .实验接线图由于74LS04、74HC04和7

5、4HCT04的逻辑功能相同，三个实验的接线图相同。 以下，以最初的逻辑门为例，把实验接线图(电压表表示电压测试点)作为右图，燕山大学电子实验中心，二、TTL、HC和HCT设备的电压传输特性，二.无负载时74LS04、74HC04、74HCT04的电压传输特性测试数据输出HCT和HCT设备的电压传输特性、三.无负载时74LS04、74HC04和74HCT04的电压传输特性曲线。 燕山大学电子实验中心，4 .比较三条电压传递特性曲线的特征。仅对三个芯片进行了输出无负载电压传输特性测试，但根据图2.2、图2.3、图2.4所示的三个电压传输特性曲线，(1)74LS芯片的最大输入低电平VIL低于74HC

6、芯片的最大输入低电平VIL，74LS芯片的最小输入(2)74LS芯片的最大输入低电平VIL、最小输入高电平VIH与74HCT芯片的最大输入低电平VIL、最小输出高电平VIH相同。 (3)74LS芯片的最大输出低电平VOL高于74HC芯片和74HCT芯片的最大输出低电平VOL。 74LS芯片的最小输出高电平VOH低于74HC芯片和74HCT芯片的最小输出高电平VOH。 (4)74HC芯片的最大输出低电平VOL、最小输出高电平VOH与74HCT芯片的最大输出低电平VOL、最小输出高电平VOH相同。 二、TTL、HC和HCT设备的电压传输特性、燕山大学电子实验中心、5 .在不考虑输出负载能力的情况下

7、，从上述观点可以进行如下推论，(1)74HCT芯片和74HC芯片的输出可以用作74LS芯片的输入。 (2)74LS芯片的输出可以用作74HCT芯片的输入。 实际上，在考虑输出负载能力的情况下，上述推论也是正确的。 教科书和各种设备资料中74LS芯片的输出作为74HC芯片的输入使用的情况下，建议在74LS芯片的输出和15v电源之间连接数千欧元的上拉电阻，但对于74LS芯片来说，74HC输入是微小的负载， 注意，因为74LS芯片的输出高电平通常在3.5v到4.5v之间，所以74LS芯片的输出也可以直接用作74HC芯片的输入。 2、TTL、HC和HCT器件的电压传输特性、燕山大学电子实验中心、三、逻

8、辑门控制电路、一.用nand门和排他门安装如图所示的电路。 验证其真值表，说明其功能。燕山大学电子实验中心、三、逻辑门控制电路、二、三输入端子和非门IC芯片74LS10安装了图示的电路，从实验台上的时钟输出端口分别选择了不同频率(约7khz和14khz )的脉冲信号为X0和X1端子。 与b端子和s端子的数字信号的所有可能的组合相对应，观察并描绘输出端子的波形，获得s端子和b端子(和/B端子)的功能。燕山大学电子实验中心、实验两组逻辑电路元件实验、实验目的：掌握逻辑电路设计的基本方法掌握EDA工具MAX-PlusII的电路图输入方法MAX-PlusII的逻辑电路编译、波形仿真方法、燕山大学电子实

9、验中心、逻辑电路元件实验内容组合， 使用EDA工具MAX-PlusII的电路图输入方法，产生分别输入74138、7483实体符号的74138、7483的模拟波形文件，进行波形模拟，并分析记录波形的74138、7483逻辑关系。 1).3-8解码器74138的波形模拟2).4位二进制加法器7483的波形模拟4位二进制加法器集成电路74LS83中，a和b是两个4位二进制的输入端，Cout、S3、S2、S1、S0是5位输出端Cin是进位输入端，Cout是进位输出端。 (1)逻辑单元电路的波形模拟，燕山大学电子实验中心，(2)简单的逻辑电路设计，根据主题的要求，利用EDA工具MAX-PlusII的电路

10、图输入方式，将设计的电路图输入，制作相应的模拟波形文件，进行波形模拟设计了逻辑电路部件组合的实验内容、燕山大学电子实验中心、1.2-4解码器，e是使能输入线，A1、A2是解码器输入，Q0、Q1、Q2、Q3分别输出，是任意状态。2-4解码器功能表如下，由燕山大学电子实验中心设计实现2.4位二进制全加法器，(1)二进制全加法器原理一个n位二进制加数字电路由一个半加法器和(n-1 )个全加法器构成。 把2个n位的二进制数作为输入信号。 作为和生成(n 1 )位的二进制。 如图所示。 燕山大学电子实验中心，由全加法器构成的n位二进制加法器，图中a和b是用于加法的2n位输入信号，Cn-1、Sn-1、Sn

11、-2、S2、S1、S0是它们的和。 在这个电路中，A0和B0的加法是一个半加法器，其它的比特是全加法器。 为了增加加法位数，必须串联连接这些电路时，第一级也必须是加法器。 燕山大学电子实验中心，(2)设计步骤，设计第一二进制全加法器，逻辑表达式如下： sn=ancn-1 an=anbn cn-1 (anbn ) an为被加数，bn为加数，sn为和数，cn向上进位利用第1位二进制全加法器构成第4位二进制全加法器，燕山大学电子实验中心，3 .十字路口通行灯逻辑问题的实现，图示干线道路(东一面)和二级道路的十字路口。 车辆检测器沿着a、b、c、d线配置。 如果没有发现车辆，则这些传感器的输出为低电平

12、“0”。 如果发现车辆，输出为高电平“1”。 十字路口通行灯基于以下逻辑关系控制：燕山大学电子实验中心、十字路口通行灯逻辑问题的实现，(a )东西灯随时为绿色的条件(1)C和d线被占有(2)车辆没有被发现的情况(3)a、b线没有不同的占有的情况， (1)A和b线被占用，c和d线不被占用，或者(2)c和d线仅被占用，其中a或b线在南一北灯询问时被占用。 燕山大学电子实验中心，十字路口通行灯逻辑问题的实现，电路必须为两个输出端，南北(SN )和东西(EW )，输出高电平应点亮绿灯，输出低电平应点亮红灯。 以敏感组件的输出为逻辑电路的输入信号，对给定的逻辑状态建立真值表，得到简洁最简单的逻辑表达式，

13、用andnot门实现该电路，用波形仿真设计电路功能，分析其正确性。 设计了燕山大学电子实验中心、4.7位奇/偶检验器，奇/偶检验代码是计算机常用的可靠性代码。 由信息代码和附加比特的奇偶校验/奇偶校验构成。 该奇偶校验位的值(0或1 )将整个代码串中的1的个数设为奇数(奇偶校验码)或偶数(奇偶校验码)。 燕山大学电子实验中心、(1)奇偶发生器、(a )奇偶发生器根据输入信息代码产生相应的奇偶。 图4是4位信息码的奇偶校验位生成电路。 当：b3b4b2b1中的第一个数为偶数时，奇偶校验位发生器输出的奇偶校验位p可估计为1，反之亦然。 码分别将a0、a1、a2、a3、a4、a5和a6的奇偶校验位设

14、置为p，并且将奇偶校验位设置为e。 逻辑表达式是/p=A0a1a2a4a5a6e=p。 (b )设计了7位二进制/奇偶校验发生器，燕山大学电子实验中心，(2)奇偶校验/奇偶校验代码检查器，(a )奇偶校验/奇偶校验器被用于检查传输和存储是否存在错误，它都是奇数位(b )设计8位二进制检验器代码分别为a0、a1、a2、a3、a4、a5、a6、/p的检验器。 逻辑表达式如下： s=A0a1a3a4a5a6p很明显，当检测器的输入代码A0a1a 2、a3a4a6/p中的1的个数为奇数时，检测器的输出s为1，相反，s为0。 燕山大学电子实验中心5 .设计了一个四选一(数据选择器)电路，数据选择器又称为

15、输入多路选择器、多路开关。 在选择信号的控制下，从几个输入数据中选择某个输入数据并输出的功能。燕山大学电子实验中心，e是栅极有效端，A1、A0分别是选择信号端，D0、D1、D2、D3分别是四路数据，f是输出端。 设计了四选一数据选择器菜单、燕山大学电子实验中心、1:4数据分配器，数据分配器的功能在门(g )和选择信号(Cn )线的控制下，将输入数据(d )分别分配给相应的输出端(Yn )。 燕山大学电子实验中心，g是栅极能量端，S1、S0分别是选择端，d是一路输入数据，Y0、Y1、Y2、Y3分别是选择的输出。1:4数据分配器功能表、燕山大学电子实验中心、7.2位二进制数字比较器的设计与实现、功

16、能说明： A1A0和B1B0的2位二进制数的比较： En使能端，En=1有效。 在A1A0=B1B0的情况下，电路输出端E=1，除此以外的情况下E=0； 在A1A0B1B0的情况下，电路输出端子L=1，除此之外的情况下L=0； 在A1A0B1B0的情况下，电路输出端S=1，除此以外的情况下，S=0； 对设计的电路进行波形模拟，并记录结果。 掌握燕山大学电子实验中心、实验三时间序列电路设计、燕山大学电子实验中心、(1)触发实验、实验目的1.rs触发、d触发、JK触发的工作原理。 2 .学习正确使用RS触发器、d触发器、JK触发器。 燕山大学电子实验中心，实验内容，由74LS00构成RS触发器。

17、给出r、s波形序列，进行波形模拟，说明RS触发器的功能。 2.D触发器DFF (或双d触发器74LS74之一)的功能测试。 d触发器的输入端口CLR复位或清除，PRN为(置位)。赋予d (数据)、CLK (时钟)波形序列，进行波形模拟，记录输入输出q波形。 说明d触发器是电平触发还是上升触发，分析原因。 3.JK触发JKFF (或双JK触发74LS73、74LS76中的一个JK触发)功能测试和分析。 JK触发器输入端口CLR为复位端子，PRN为置位端子，CLKS为时钟。 给出CK、j、k的波形，模拟JK触发的功能，说明JK触发的CLK什么时候有效。 d触发器74LS74学习上升触发，JK触发器

18、74LS73学习下降触发，燕山大学电子实验中心，(2)简单的时序电路设计实验，利用实验目的EDA工具设计简单的时序电路。 掌握了简单的时序电路的分析、设计、波形仿真、设备编程和测试方法，由燕山大学电子实验中心、实验内容、1.d触发器DFF (或74LS74 )构成的4位二进制计数器(分频器) (1)设计的4位二进制(2)制作波形文件，对设计的电路进行波形模拟。 记录Q0、Q1、Q2和Q3的状态。 (3)对设计的电路进行器件编程。 CLK端子与实验系统的单脉冲输出插口连接，4位的二进制计数器输出端子Q0、Q1、Q2、Q3与LED指示灯连接，CLR、PRN端子分别与实验系统的两个开关的输出插口连接。 (4)从时钟CLK输入单脉冲，记录输入的脉冲数，并且观测对应于Q0、Q1、Q2、Q3的LED指示灯的变化。 燕山大学电子实验中心、2 .异步计数器、异步计