第02章 单片机的结构和工作原理-02(欧伟明).ppt

1、2.7 89S51的输入输出接口,本章主要内容：,2.1 MCS-51系列概述,2.2 89S51的引脚功能说明,2.3 89S51的内部结构,2.4 89S51的存储器组织,第2章 单片机的结构和工作原理,2.5 89S51的时钟电路与时序,2.6 89S51的工作方式,2.1 MCS-51系列概述,MCS-51是Intel公司生产的一个单片机系列名称。可分为基本型和增强型两大系列：51子系列和52子系列，这一系列的单片机有多种，如：,8051/8751/8031 8052/8752/8032 80C51/89C51/89S51 80C52/89C52/89S52等,功能上，该系列单片机有基

2、本型和增强型两大类：,增强型： 8052/8752/8032 80C52/87C52/89C52/89S52,基本型： 8051/8751/8031 80C51/87C51/89C51/89S51,在片内程序存储器的配置上，该系列单片机有以下几种形式，即掩膜ROM、EPROM、ROMLess和Flash ROM。如：,80C51有4K字节的掩膜ROM 87C51有4K字节的EPROM 80C31在芯片内无程序存储器。 89C51和89S51在芯片内增加了基于Flash技术的闪速可电改写的程序存储器 。,无ROM型，要在片外扩展程序存储器；,掩膜ROM型，程序由芯片生产厂写入；,EPROM型，程

3、序通过写入装置写入；,FlashROM型，程序可电写入（常用）。,片内ROM的配置形式：,还有OTPROM型，具有较高的可靠性。,51系列典型产品资源配置,由表可见： 增强型与基本型的几点不同：,片内ROM：从4K增加到8K 片内RAM：从128增加到256 定时/计数器：从2个增加到3个 中断源：从5个增加到6个。,Intel：80C31、80C51、87C51，80C32、80C52、87C52等； ATMEL：89C51、89S51、89C2051等； Philips、华邦、Dallas、Siemens(Infineon)等公司的许多产品 。,常用的51系列产品有：,注：近年来89C51

4、已逐渐被89S51所取代 ，89S51除具有89C51原有所有功能外，还支持ISP 在线可编程写入技术（在线更新程序）以及内部集成了看门狗计时器，给单片机的开发及应用带来了极大的方便。,2.2 89S51的引脚功能,图为89S51/89C51的引脚结构图，双列直插封装（DIP方式）,(MOSI) (MISO) (SCK),2.时钟电路引脚 XTAL1（Pin19） XTAL2（Pin18）,引脚的名称和功能,1.电源引脚 Vcc（Pin40）：接5V电源正极 Vss（Pin20）：接5V电源负极,RST /VPD（Pin9）:复位信号。,3.控制信号引脚,ALE/PROG（Pin30):地址锁

5、存控制。 访问片外程序存储器时，用于锁存地 址的低8位。 PSEN（Pin29）:片外取指控制。 访问片外程序存储器时，输出负脉冲 选通信号。 EA/VPP（Pin31） :程序存储器的内外部选通线。 EA=1时，先选取内部程序存储器。 EA=0时，只选取外部程序存储器。,P0.0P0.7:P0口，8位（漏极开路）双向口线。 既可作为通用的I/O口使用，也可作为地 址数据线使用。 P1.0P1.7:P1口，带内部上拉电阻的8位双向I/O口。 P2.0P2.7:P2口，带内部上拉电阻的8位双向I/O口。 既可作通用I/O口使用，也可跟P0口配合 构成地址的高8位信号。 P3.0P3.7:P3口，

6、带内部上拉电阻的8位双向I/O口， 既可作为通用的I/O口使用，同时具有第 二功能：,4、输入输出引脚,2.3 89S51的内部结构,2.3.1 89S51的基本组成,ISP端口,看门狗 定时器,RAM 128B,RAM地址寄存器,P3口,P1口,P2口,P0口,锁存器,锁存器,锁存器,锁存器,中断 定时/计数器 串行口,SP,B,ACC,暂存器1,暂存器2,PSW,指令寄存器IR,指令译码器ID,DPL,缓冲器,程序计数器PC,PC增量器,地址寄存器AR,定时与控制,4K ROM,ALU,DPH,运算器,控制器,存储器,I/O接口,89S51的内部结构,1. 中央处理器（CPU）,2. 内部

7、数据存储器（片内RAM）,3. 内部程序存储器（片内ROM）,中央处理器是单片机的核心，完成运算和控制功能。89S51的CPU能处理8位二进制数或代码。它由运算器、控制器和布尔（位）处理器组成。,89S51芯片中共有256个RAM单元，但其中后128单元被专用寄存器（SFR）占用，能作为寄存器供用户使用的只是前128单元，用于存放可读写的数据。,89S51共有4KB Flash ROM，用于存放程序、原始数据或表格。,4. I/O口及功能单元,并口：P0P3，双向口。每口8条I/O线,串行口：P3.0、P3.1，全双工,定时/计数器： 2个，16位,中断系统：5个中断源，2个优先级,运算器 累

8、加器ACC 寄存器B PSW,控制器 程序计数器PC 指令寄存器IR 定时与控制逻辑,2.3.2 89S51的CPU,1、控制器,控制器是用来统一指挥和控制单片机工作的部件，由指令部件、时序部件和操作控制部件组成。,（1）指令部件，控制器的核心,（2）时序部件,产生单片机各部件所需的定时信号，以保证各个部件有条不紊地进行信息传送、加工及存储等操作。,（3）操作控制部件,将指令译码器产生的微操作信号与时序部件产生的节拍信号进行组合，共同形成相应的微操作控制序列，以完成该指令所规定的操作。,单片机执行程序的过程,单片机的工作过程就是执行程序的过程，程序执行可分解为取指令、分析指令、执行指令及为取下

9、条指令做准备的循环操作过程。,程序 MOV A， #05H 执行过程：,3、执行指令,按照指令的工作时序，PC的当前值（2001H）经AB送AR，选取中地址为2001H的存储单元。 PSEN变低电平，2001H单元中的内容05H经内部DB直接送累加器A。 2001H指令单元数据取出后，PC值自动加1，变成2002H，为取下条指令作好准备。,单片机指令执行过程图,完成对数据的算术运算或逻辑操作。,2、运算器,89S51存储器可以分成两大类：,RAM，CPU在运行时能随时进行数据的写入和读出，但在关闭电源时，其所存储的信息将丢失。它用来存放暂时性的输入输出数据、运算的中间结果或用作堆栈。,ROM，

10、写入信息后不易改写的存储器。断电后，其中的信息保留不变。用来存放固定的程序或数据，如系统监控程序、常数表格等。,2.4 89S51单片机的存储器,片内存储器 程序存储器和数据存储器2个独立的空间（称为哈佛结构）：,ROM：4K 范围是：000H0FFFH,RAM：128字节 范围是：00H7FH,2.4.1 89S51的程序存储器配置,PC:16位计数器，能寻址64KB的ROM。,2.4.2 89S51的数据存储器配置,一、工作寄存器区,低端32个字节分成4个工作寄存器组，每组8个单元。当前工作寄存器组的机制便于快速现场保护。,PSW的RS1、RS0 决定当前工作寄存器组号 寄存器0组 ：地址

11、00H07H； 寄存器1组 ：地址08H0FH； 寄存器2组 ：地址10H17H； 寄存器3组 ：地址18H1FH。,二、位寻址区,三、通用RAM区,30H至7FH共80个字节 作为数据缓冲器 操作指令丰富，数据处理方便灵活,堆栈区：通常在30H7FH范围 栈顶：SP寄存器指示 复位时SP的初值为07H,89S51的特殊功能寄存器(SFR),一、与运算器相关的寄存器（3个）,累加器ACC，8位。提供操作数，存结果；,寄存器B，8位。主要用于乘、除法运算。,程序状态字寄存器PSW，8位。各位含义为： CY：进位、借位标志。有进位、借位时 CY=1，否则CY=0； AC：辅助进位、借位标志； F0

12、：用户标志位，由用户自己定义； RS1、RS0：当前工作寄存器组选择位； OV：溢出标志位。有溢出时OV=1，否则OV=0； P：奇偶标志位。ACC中结果有奇数个1时P=1，否则 P=0。,二、指针类寄存器（3个）,堆栈指针SP，8位。总是指向栈顶。遵循“后进先出”的原则 入栈时，SP先加1，数据再压入SP指向的单元。出栈操作时 先将SP指向的单元的数据弹出，然后，SP再减1，这时SP指向的单元是新的栈顶。,89S51单片机的堆栈区是向地址增大的方向生成的。,三、与口相关的寄存器（7个）,并行I/O口P0、P1、P2、P3，均为8位；,串行口数据缓冲器SBUF； 串行口控制寄存器SCON； 串

13、行通讯波特率倍增寄存器PCON，（又称为电源控制寄存器）。,数据指针DPTR。用来存放16位的地址。 它由两个8位的寄存器DPH和DPL组成。,四、与中断相关的寄存器（2个）,中断允许控制寄存器IE； 中断优先级控制寄存器IP。,五、与定时器/计数器相关的寄存器（6个）,T0的两个8位计数初值寄存器TH0、TL0 T1的两个8位计数初值寄存器TH1、TL1 工作方式寄存器TMOD； 控制寄存器TCON。,2.5 89S51的时钟电路与时序,时钟产生方式,内部时钟 外部时钟,2.5.1 时钟电路,89S51内部时钟系统,1个机器周期：12个晶荡周期（或6个时钟周期）,指令的执行时间称作指令周期

14、（单、双、四周期）,2.5.2 基本时序单位与89S51典型时序,89S51的典型时序,指令微操作在时间上的次序，即时序。,单字节指令 双字节指令,1、单周期指令时序,2个机器周期中ALE有效4次，后3次读操作无效。,2、双周期指令时序,在第二机器周期无读操作码的操作，而是进行外部数据存储器的寻址和数据选通 。ALE信号会出现非周期现象。,访问外部RAM的双周期指令时序,2.6 89S51单片机的工作方式,2.6.1 单片机复位工作方式 复位可使单片机或系统部件处于确定的初始状态。,上电复位电路 按键与上电复位,单片机复位后的状态,PC=0000H RAM：随机值（运行中复位不改变RAM内容

15、）,SFR状态 P0P3=FFH SP=07H IP、IE和PCON：有效位为0 PSW=00H,2.6.2 低功耗工作方式,单片机低功耗方式的设置是通过电源控制寄存器（PCON）的相关位来实现的。,SMOD：波特率倍增位。 GF1、GF0：通用标志位。 PD：掉电方式设置位，PD=1，进入掉电工作方式。 IDL：待机方式设置位，IDL=1，进入待机工作方式。,1、待机工作方式,待机工作方式特征： CPU停止工作，与CPU相关的特殊功能 寄存器和全部通用寄存器被“冻结” 在原状态，振荡器仍在工作，中断功 能继续存在。,进入待机工作方式设置： MOV PCON，#01H,退出待机工作方式 ： 通

16、过引入外中断信号的方法，使待机 工作方式退出。,2、掉电工作方式,掉电工作方式的特征 ： 只有内部RAM单元的内容被保存，其它 一切工作都停止。,掉电工作方式设置： MOV PCON，#02H,掉电工作方式退出： 电源恢复正常，硬件复位信号维持在 10ms以上。,2.6.3 ISP编程工作方式,ISP编程方式,并行编程方式,并行编程方式需要借助编程器，在EA/VPP（31引脚）上使用高电压（+12V）和协调的控制信号进行编程。,一、并行编程方式,缺点：一是增加了硬件成本；二是在实际应用开发过程中，需要从目标系统电路板上拔下芯片，编程后再插上。,二、ISP编程方式（在线编程方式）,将RST 接至

17、Vcc，程序代码存储阵列可通过串行ISP 接口进行编程，89S51的串行接口包含时钟输入SCK 线（P1.7脚）、MOSI数据输入线（P1.5脚）和MISO数据输出线（P1.6脚）。,2.7 89S51的并行口结构与操作,一、 P0口的结构,1、 P0用作通用I/O口,系统不扩展（片外ROM、片外RAM ）时，P0用作通用I/O口。,MUX接锁存器反相端,T1截止，漏极开路,此时，C=0,输出时，执行口输出指令，数据在“写锁存器”信号作用下，经锁存器反向端送至T2，反相后送至P0.X。,输入时，数据可读自锁存器，也可读自引脚。由指令是“读锁存器”指令还是“读引脚”指令来决定。,“读修改写”类指

18、令（如：ANL P0，A）产生“读锁存器”操作信号；,读锁存器可避免因外部电路原因使原口引脚的状态发生变化造成的误读。,“MOV”类指令（如：MOV A，P0）内部产生的是“读引脚”信号。此时要先向锁存器写入“1”，使T2截止，让引脚处于悬浮状态，使口处于高阻抗输入态。,否则，在作为输入方式之前曾向锁存器输出过“0”，则T2导通会使引脚箝位在“0”电平，使输入高电平“1”无法读入。,因此，P0口作为通用I/O时，属于准双向口。,2、P0用作地址/数据总线,系统进行扩展（片外ROM、片外RAM ）时，P0用作地址/数据总线。,MUX接反相器,T1截止与导通由地址/数据线的状态决定,此时，C=1,

19、执行输出指令时，低8位地址信息和数据信息分时地出现在地址/数据总线上。,执行输入指令时，首先低8位地址信息出现在地址/数据总线上。然后，CPU自动地使MUX拨向锁存器，并向P0口写入FFH，同时“读引脚”信号有效。,P0口作为地址/数据总线使用时是一个真正的双向口。,二、 P2口的结构,P2用作通用I/O口,不扩展ROM，或只扩展256B的片外RAM时，仅用到了地址线低8位，P2仍可作为通用I/O口。,输出时，数据由D端进入锁存器，经反相器送至T，经T反相送引脚。,输入时，数据可读自锁存器，也可读自引脚。要根据输入采用的是“读锁存器”还是“读引脚”指令决定。,“读修改写”类指令， 锁存器Q端数

20、据进入内部数据总线，与A逻辑运算后，结果又送回P2的锁存器并出现在引脚。,“MOV”类指令，操作信号是“读引脚”。应先要把锁存器写入“1”，使引脚高阻状态。,通用I/O口时，属于准双向口。且 P2的输出驱动有上拉电阻。,P2用作地址总线,当片外扩展ROM或扩展的RAM容量超过256字节时，硬件使C=1，MUX开关接向地址线，这时P2.X的状态与地址线的信息相同。,三、P1口的结构,P1口由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成。输出驱动电路与P2口相同，内部设有上拉电阻。,P1口是通用的准双向I/O口。输出高电平时，能向外提供拉电流负载，不必再接上拉电阻。当口用作输入时，须向口锁

21、存器写入1。,四、P3口的结构,P3用作第一功能（通用I/O）,对P3字节或位寻址时，硬件自动将W置1。口线为通用I/O口方式。,输出时，锁存器Q端与引脚状态相同； 输入时，先向锁存器写1，使引脚为高阻状态。数据在“读引脚”信号作用下，进入内部数据总线。,通用I/O口时，属于准双向口。,P3用作第二功能使用,当不对P3口寻址时，口锁存器的Q端自动置1。这时P3口作为第二功能使用,P3.0 ：RXD P3.1 ：TXD P3.2 ：INT0 P3.3 ：INT1,P3.4 ：T0 P3.5 ：T1 P3.6 ：WR P3.7 ：RD,五、并行口的负载能力,P0、P1、P2、P3口的电平与CMOS和TTL电平兼容。,P0每一口线可驱动8个LSTTL负载 通用 I/O时，输出驱动电路是开漏方式，OC门或漏极开路电路驱动时需外接上拉电阻； 地址/数据总线时，输出不是开漏的，无须外接上拉电阻。,P1、P2、P3口的每一位能驱