触发器功能的模拟实现实验报告-

1、 武汉轻工大学数学与计算机学院数字逻辑实验报告学 校： 武汉轻工大学 院 系： 数学与计算机学院 班 级： 计算机类1304班 姓 名： 田恒 学 号： 1305110089 指导 老师： 刘昌华 2014 年12月10日 目录1、实验名称2、实验目的3、实验原理4、实验环境5、实验内容一、DFF仿真分析二、“维持阻塞”型DFF仿真分析三、思考练习四、故障排除五、实验总结【实验名称】触发器功能的模拟实现【实验目的】学习时序电路的设计，了解基本触发器的功能，利用QuartusII软件的原理图输入，设计一个钟控R-S触发器形成的D触发器和边沿触发型D触发器，并验证其功能。【实验原理】（1）钟控R-

2、S触发器，在时钟信号作用期间，当输入R、S同时为1时，触发器会出现状态不稳定现象。为了解决这个问题，对钟控R-S触发器的控制电路进行修改，用G门的输出信号替换G门的S输入信号，将剩下的输入R记作D，就形成只有一个输入端的D触发器。（2）在上述D触发器的基础上增加“维持”、“阻塞”结构，从而形成“维持阻塞”型D触发器。【实验环境】PC机（Windows xp,QuartusII）【实验内容】QuartusII开发数字电路的设计流程完成DFF和“维持阻塞”型D触发器的原理设计输入，编译仿真和波形仿真。一、DFF仿真分析：step1、启动QuartusIIStep2、建立工作库目录文件夹以便设计工程

3、项目的存储Step3、输入设计：根据上部原理图完成原理图文件，截图如下：Step4、单击存盘命令新建工程Step5、编译综合Step6、仿真测试Step7、仿真结果2、 “维持阻塞”型DFF仿真分析Step1、启动QuartusIIStep2、建立工作库目录文件夹以便设计工程项目的存储Step3、输入设计：根据图4-2完成原理文件，截图如下：Step4、仿真结果分析Rd为低电平时直接复位0，Sd为低电平时直接置为1，不需要直接复位、置位时应保持高电平：D为控制输入端，只有当cp上升沿到来时才将数据置入触发器。3、 思考练习用以上实验设计的维持阻塞DFF模型设计一个2位二进制加法计数器，该计数器

4、具有计数清零和进位输出功能。（1）2位二进制加法计数器原理图如下：（2） 仿真测试（3） 仿真结果（4）改变实验平台至quartusII13.0，改变芯片进行引脚锁定 首先的实验引脚锁定是将输入CLK设为引脚SW0,将CLRN设为引脚SW1,输出q1、q0、COUT分别设成引脚LEDG0、LEDG1、LEDG2。引脚锁定成功结果如下图：（4） 下载电路验证硬件测试结果 SW1是清零端，置为1保持状态。上下拨动SW0以改变SW0的输入值，观察输出状态。四 故障排除观察发现，进位指示的LEDG2一直不亮，反复修正后还是没有解决，于是重新换了试验箱下载，观察结果正确，即上一个试验箱不能正常工作。五 实验总结（1） 实验中途遇到如何测试的问题 询问指导老师意见，表示用发光二极管来测试即可，并独立完成测试。（2）将完成的实验逻辑电路结果交由指导老师验收在答辩完毕后老师提出将SW0改为KEY1输入，修改后结果如下：图示为SW1置1，KEY1每按一次，输出值改变。LEDG0亮表示1，不亮即为0.LEDG1同样。上图为输