PCB叠层与阻抗制作工艺介绍【学习内容】

1、,PCB叠层与阻抗制作工艺介绍 讲解：尤志敏,内容简介,概念及目的 阻抗的影响因素 叠层规则 阻抗计算 我司工程与生产控制 阻抗测试 未来发展趋势,2,概念及目的,阻抗 简单的说，在具有电阻、电感和电容的电路里，对交流电所起的阻碍作用叫做阻抗。 特性阻抗 又称“特征阻抗”。在高频范围内，信号传输过程中，信号沿到达的地方，信号线和参考平面间由于电场的建立，会产生一个瞬间电流（I），而如果信号的输出电平为（V），在信号传输过程中，传输线就会等效成一个电阻，大小为（V/I），把这个等效的电阻称为传输线的特性阻抗Z0。特性阻抗受介电常数、介质厚度、线宽等因素影响。,概念介绍,3,随着信号传输速度的提高

2、和高频电路的广泛应用，电子产品的高频、高速化，要求PCB提供的电路性能必须保证信号在传输过程中不发生反射，保持信号完整、不失真； PCB在电子产品中不仅起电流导通的作用,同时也起信号传送的作用; 阻抗匹配在高频设计中是很重要的，阻抗匹配与否关系到信号的质量优劣。而阻抗匹配的目的主要在于传输线上所有高频的微波信号皆能到达负载点，不会有信号反射回源点。 因此，在有高频信号传输的PCB板中，特性阻抗的控制是尤为重要的，且特性阻抗是解决信号完整性问题的核心所在；,控制特性阻抗的意义,概念及目的,4,阻抗的影响因素,从PCB制造的角度来讲，影响阻抗的关键因素主要有： 线宽（W1、W2） 线厚（T1） 介

3、质厚度（H1、H2） 介质常数（Dk） 差分线间距（S1） Er相对电容率(原俗称Dk介质常数)，白容生对此有研究和专门诠释。 另外表面工艺电金(或镀金)工艺在外层线路蚀刻工艺上与其它表面工艺不同，线路补偿有所差导，前者阻抗计算结果会偏大3-5ohm，因此与订单更改表面工艺为镀金或镀金工艺与其他工艺切换时阻抗要重新计算。 阻抗线是否覆盖阻焊对阻抗值也有影响（单端阻抗影响约2-3ohm，差分阻抗影响约7-8ohm）。,5,如上图所示 Z0与线宽W成反比，线宽越大，Z0越小； Z0与铜厚成反比，铜厚越厚，Z0越小； Z0与介质厚度成正比，介质厚度越厚，Z0越大； Z0与介质介电常数的平方根成反比，

4、介电常数越大，Z0越小。 Z0与差分线间距成正比，差分线间距越大，Z0越大；,各因素与阻抗的关系,阻抗的影响因素,6,阻抗的影响因素,各因素对阻抗的影响幅度,7,各参数控制偏差对阻抗控制精度的影响程度,阻抗的影响因素,8,叠层规则,板材与半固化片的选择,对于满足以下条件之一者需选用高TG板材：（如IT180A、FR408HR、370HR、S1000-2） 1）按照国军标验收标准 ； 2）无铅喷锡表面工艺； 3）内层或外层铜厚度3OZ ； 4）层数12层 ； 5）设计成品板厚度2.5mm ； 6）板内密集散热孔（各层均直接钻在铜皮上或花焊盘上，数量以3*3界定）孔径补偿后孔壁间距1.0mm 其余

5、难度的可选择普通TG板材：如S1141、VT481 优先选用成本较低的PP 成本比较：10633132116 7628 1080,9,叠层规则,二.叠层设计,优先选用较厚的芯板。芯板越厚尺寸稳定性越好，减少涨缩问题； 多层板对称层芯板厚度、类型选择尽量一致，对称层半固化片使用同样也要对称，减少因板材涨缩不一致带来的翘曲问题； 最终板厚是否可满足设计要求；叠层设计理论厚度为完成板厚-0.1mm； 板厚计算公式：理论厚度=芯板的基材厚度+半固化片理论厚度内层基铜厚（1内层残铜率）+各层基铜厚 设计叠层时尽量少数量的使用PP，一般每两层之间半固化片3张； 为防止织纹显露缺陷，含胶量较高的半固化片叠放

6、在外层； 半固化片型号的选择，应优先满足流胶问题，然后考虑其生产成本。含胶量比较：1061080331321167628。对于7628一般只能组合使用，1080和106一般不单张使用，只能和其他PP组合使用；半固化片选择依次为（2116-3313-1080-106,优先推荐2116，其次3313,再是组合PP,批量板次外层不推荐3313单张使用） 半固化片使用见附表：,10,叠层规则,二.叠层设计,高频材料PTFE和非PTFE类型： 因高频PP片含胶量低，结合力差容易分层，因此不可采用铜箔+PP+CORE+PP+铜箔的结构。 需采用CORE+PP+CORE的类型，另外关于单张高频PP片的使用还

7、需谨慎考虑是否会存在填胶不足、微短和分层等问题和隐患，建议至少使用2张； 板材混压： 混压板是指不同型号材料压合在一起，常见的混压类型为高频材料材料与常规FR-4材料混压，起到节约高频材料成本的目的； 在设计混压时，应先遵循客户设计要求，但顾客要求必须要满足以下条件：同一次层压中不允许出现两种型号半固化片，尤其是不同Tg材料；多次压合可以使用2种半固化片，但需满足第一次压合材料的温度第二次压合温度。（例如：第一次压合只使用Ro4450B，第二次只使用S0401）,11,阻抗计算,阻抗设计软件介绍,12,我司主要使用的阻抗设计软件为Polar-Si8000 该软件总共包含了93种阻抗计算模式 设

8、计中常用的模式有8种，外层选用无阻焊覆盖模式,微带线,带状线,微带共面地,带状共面地,阻抗设计软件介绍,阻抗计算,13,H1：阻抗线到其参考层的高度 Er1：层间介质的介电常数 W1：下线宽,W2：上线宽 S1：线间距 T1：铜厚,阻抗计算,外层差分无阻焊模式,14,各项参数填写参照前页 此种模式关键在于正确的填写H1、H2 H1判断方法：1、阻抗线所在的芯板厚度；2、阻抗线大开口对应的介质厚度,H1与H2的相同点：都是介质厚度 H1与H2的不同点：H2是含铜厚度，即其厚度为介质厚度加上阻抗线的铜厚度。,阻抗计算,内层相邻层屏蔽模式,15,如上图所示，由于生产中蚀刻药水对铜表面接触的充分，而与

9、下方接触相对较弱，因此蚀刻出来的线宽呈梯形，且W1W2； 从图中可知,下线宽W1所接触的介质为芯板,因此阻抗计算软件中的H1值即为芯板厚度,Er1、Er2即为对应介质的介电常数。,阻抗计算,Er1、Er2对应的介电常数选择,16,常用FR4板材介电常数,常用半固化片的厚度、介电常数,介质层厚度、介电常数参数,层压测试100%残铜率时PP厚度； 介电常数通过阻抗值反推获得（部分板材直接采用供应商提供值）。,阻抗计算,内外层铜厚及线宽,上表中的参数分别为阻抗计算时的铜厚（T1）与上（W2）、下（W1）线宽取值 W0和S0分别代表原始设计线宽、线距,阻抗计算,18,外层阻抗计算存在阻焊覆盖与无阻焊覆

10、盖模式，如下图,在实际生产中，阻焊对线路的阻抗是有影响的，但阻焊覆盖模式在阻抗计算时参数较多，较复杂； 为优化阻抗计算，我公司技术中心通过试验分析总结出阻焊对阻抗的影响关系,总结出如下合理的阻抗计算公式：Z0(盖阻焊模式)=Z(不盖阻焊模式)*0.9+3.2,阻抗计算,19,举例说明： 客户要求外层单端阻抗为50 那么无阻焊模式的软件设计值应为： Z=（Z0-3.2）/0.9=（50-3.2）/0.9=52 客户要求外层差分阻抗为100 那么无阻焊模式的软件设计值应为： Z=（Z0-3.2）/0.9=（100-3.2）/0.9=107.5,阻抗计算,20,阻抗计算,若有阻抗控制要求时需提供以下

11、信息：阻抗控制线宽、所在层、要求阻抗值、板厚、铜厚、层间介质厚度要求（有时可能无）。可在GERBER文件中说明（一般在孔位图层）或其它文档中进行说明； 根据设计文件选用对应的阻抗计算模式； 输入正确的各项参数 特别注意H1，H2参数的取值，其线路方向是决定H1，H2区间的关键； 避免不同阻抗值要求的阻抗线设计为同一线宽，导致若需调整阻抗线宽时无法在gerber文件中准确识别；如：设计文件中有4mil单端线、4/6mil、4/8mil差分线，线宽相同则在gerber中较难区分，可优化为：4mil单端线，4.1/5.9mil、4.2/7.8mil差分线。 信号层间的相互干扰（具体体现在对某两层间的

12、介质厚度要求） 线宽是否能满足电流要求;是否可以满足布线密度；,阻抗计算中需注意的事项,21,当选定板材类型和完成高频线路或高速数字线路的PCB设计之后，则特性阻抗值已确定，但是真正要做到预计的特性阻抗或实际控制在预计的特性阻抗值的范围内，只有通过PCB生产加工过程的管理与控制才能达到。,我司的工程与生产控制,22,阻抗控制难点,介质层厚度： 图形分布不均，导致介质层厚度不均匀，阻抗出现波动、不连续。 线宽： 线宽/间距越来越小，线宽精度难以达到+/-10%； 外层电镀均匀性问题，铜厚受电镀参数、图形分布均匀性、挂板方式等因素影响，不同图形铜厚差异大，导致线宽不一致；,我司的工程与生产控制,产

13、品工程部根据客户采用的板材、线宽、叠层设计，采用Polar SI8000软件计算并调整阻抗。,工程计算阻抗值与设计值偏差要求,以下调整不需确认： （1）介质层厚度调整1mil； （2）线宽、间距调整0.5mil。,我司的工程与生产控制,在拼板时增加阻抗测试条 如右图所示，工程在生产拼板中增加阻抗测试条，测试条中的阻抗线宽及参考平面与PCB文件中必须一致，保证测试条阻抗数据的有效性； 编写MI指示增加“阻抗测试”流程 层压工序中备注叠层不可更改。,我司的工程与生产控制,25,我司的工程与生产控制,我司的工程与生产控制,阻抗测试,时域反射计（TDR，Time Domain Reflectometry） 时域反射器是一种内部可以产生脉冲波，并具有接收此脉冲和分析功能的特殊示波器，用于测量信号在通过传输介质传导时引起的反射。 阻抗测试原理 阻抗测试就是在示波器发出一种