微机原理与接口技术第二章 8086系统结构

1、国脉信息学院,微机原理及接口技术 第二章 8086系统结构,第二章 8086系统结构,Intel8088：准16位微处理器。IBM PC/XT的CPU。,第二章 8086系统结构,2.1 8086CPU结构 2.2 8088/8086的引脚及功能 2.3 8086存储器的组织 2.4 8086的系统配置 2.5 8086CPU时序,2.1 8086CPU结构,一、 8086CPU的内部结构 二、 8088/8086的寄存器结构,一、 8086CPU的内部结构,属第三代微处理器 运算能力： 数据总线：DB16bit（8086）/ 8bit（8088） 地址总线：AB20bit 内存寻址能力220

2、1MB,组成：16位段寄存器，指令指针，20位地址加法器，总线控制逻辑，6字节指令队列。,*当指令队列有2个或2个以上的字节空余时，BIU自动将指令取到指令队列中。若遇到转移指令等，则将指令队列清空，BIU重新取新地址中的指令代码，送入指令队列。,*指令指针IP由BIU自动修改，IP总是指向下一条将要执行指令的地址。,一、 8086CPU的内部结构 (续),1.总线接口部件BIU,工作过程： CS16+IP 20位物理地址送往地址总线 控制逻辑发送读有效信号 取指令送指令队列,2.指令执行部件EU（Exection Unit),组成：通用寄存器，标志寄存器，ALU，EU控制系统等。,作用：负责

3、指令的执行，完成指令的操作。,工作过程：从队列中取得指令，进行译码，根据指令要求向EU内部各部件发出控制命令，完成执行指令的功能。若执行指令需要访问存储器或I/O端口，则EU将操作数的偏移地址送给BIU，由BIU取得操作数送给EU。,一、 8086CPU的内部结构 (续),3. 8086CPU结构的特点： 减少了CPU为取指令而等待的时间，提高了CPU的运行速度。,一、 8086CPU的内部结构 (续),二、 8088/8086的寄存器结构,1. 通用寄存器组,3. 2个控制寄存器,4. 4个段寄存器,8088/8086有14个16位寄存器,2. 指针/变址寄存器,AH,DH,CL,CH,BL

4、,BH,AL,DL,AX,BX,CX,DX,* 4个16位的 数据寄存器 （AX，BX，CX，DX）寄存器既可存放数据，也可存放地址。,1. 通用寄存器组,* 既可作为16位寄存器也可作为8位寄存器。（例：AH，AL） 8bit寄存器只能存放数据。,*各寄存器隐含用法,*通用性强，对任何指令都具有相同的功能,二、 8088/8086的寄存器结构 (续),2. 指针及变址寄存器（SP，BP，SI，DI）,* BP，SP寄存器称为指针寄存器，与SS联用。,* DI，SI寄存器称为变址寄存器，与DS联用，在串指令中，SI，DI均为隐含寻址，此时，SI与DS联用， DI与ES联用。,二、 8088/8

5、086的寄存器结构 (续),3. 指令指针和状态寄存器,（1） 指令指针 I P 是一个16位的专用寄存器。当BIU从内存中取出一条指令，自动修改IP，始终指向下一条将要执行的指令在现行代码段中的偏移量。 8086/8088中的某些指令执行后会改变IP的内容，但用户不能编写指令直接改变IP 的内容。,* I P是指令地址在代码段内的偏移量（又称偏移地址），IP要与CS配合构成共同物理地址。,（2） 状态（标志）寄存器PSW PSW 是一个16位的专用寄存器（6位状态位，3位控制位）存放运算结果的特征。,二、 8088/8086的寄存器结构 (续),CF（进位标志）： 当运算结果的最高位（D7/

6、D15）出现进位（借位）时，CF=1； PF（奇偶校验标志）：当运算结果中“1”的个数为偶数时，PF=1； AF（辅助进位标志）：当结果的D3向D4（低位字节）出现进位（借位）时，AF=1； ZF （零标志）： 当运算结果为零时，ZF=1； SF （符号标志）： 当运算结果的最高位D7/D15为1时，SF=1； OF （溢出标志）：当运算结果超过机器所能表示的范围时，OF=1；,（2） 状态（标志）寄存器PSW,二、 8088/8086的寄存器结构 (续),DF（方向标志）：在字符串操作时，决定操作数地址调整的方向，DF=1，为递减； IF （中断允许标志）： IF=1，允许CPU响应外部的可

7、屏蔽中断； TF （陷阱标志）：当TF=1，CPU每执行一条指令便自动产生一个内部中断， 在中断服务程序中可检查指令执行情况。,（2） 状态（标志）寄存器PSW (续),二、 8088/8086的寄存器结构 (续),4. 段寄存器,* CS（代码段寄存器）指向当前的代码段，指令由此段 取出； *SS （堆栈段寄存器）指向当前的堆栈段，栈操作的对象 是该段存储单元的内容；,8086/8088按信息存储的不同性质分为四类，分别由四个段寄存器存放该段的首地址，或称为段地址。,二、 8088/8086的寄存器结构 (续),*DS（数据段寄存器）指向当前的数据段，该段中存放程 序的操作数； *ES （附

8、加段寄存器）指向当前的附加段，主要用于字符 串数据的存放，也可以用于一般数据 的存放。,4. 段寄存器,二、 8088/8086的寄存器结构 (续),第二章 8086系统结构,2.1 8086CPU结构 2.2 8088/8086的引脚及功能 2.3 8086存储器的组织 2.4 8086的系统配置 2.5 8086CPU时序,2.2 8088/8086的引脚及功能,8086最小模式下的引脚定义 8086最大模式下的引脚定义,一、8086最小模式下的引脚定义,8086/8088微处理器:40条引线双列直插(DIP)封装。 8086/8088微处理器引线是对外前端总线及专用信号引线。 8086/

9、8088微处理器引线，在逻辑上可分为3类：地址总线信号、数据总线信号、控制总线信号。还有一些专用信号：电源、地、时钟。 8086/8088采用引线分时复用技术，一条引线不同时间代表不同信号,解决引线不够问题。,一、8086最小模式下的引脚定义 （续）,1. 基本（共用）引脚信号,AD7AD0（I/O,三态）：地址/数据分时复用引脚。,A8 A15 （O,三态）：地址引脚。,A19/S6 A16/S3（O,三态）：地址/状态分时复用引脚。,BHE# /S7 （O,三态）:高字节允许/状态复用引脚,NMI（In）：非屏蔽中断请求线，上升边触发。,INTR (In) ：可屏蔽中断请求线，高电平有效

10、RD# (O,三态) ：读选通信号，低电平有效 CLK (In) : 时钟信号，处理器基本定时脉冲. RESET (In) :复位信号，高电平有效。 READY (In)：准备好信号，高电平有效。处理器 与存储器及 I/O接口速度同步的控制信号 WR# (O,三态)：写选通信号，低电平有效,一、8086最小模式下的引脚定义 （续）,TEST# (In): 测试信号，低电平有效。处理器执行 WAIT指令的控制信号。,MN/MX# (In):最大/最小工作模式选择信号。硬件设 计者用来决定8086工作模式， MN/MX# =1 8086为最小模式， MN/MX# =0 8086为最大模式。,Vcc

11、 GND(In): 处理器的电源引脚,一、8086最小模式下的引脚定义 （续）,2 最小模式下的有关控制信号,INTA# (O) :最小模式下的中断响应信号。 ALE (O) :地址锁存允许信号 DEN# (O,三态) ：数据总线缓冲器允许信号 DT/R# (O,三态) ：数据总线缓冲器方向控制信号。 M/IO# (O,三态) ：存储器或I/O接口选择信号 WR# (O,三态) ：写命令信号 HOLD (In) : 总线请求信号 HLDA (O) :总线请求响应信号 SS0#:状态输出线,总线状态,一、8086最小模式下的引脚定义 （续）,最大模式下的有关控制信号,QS1、QS0 (O) :指

12、令队列状态信号。表明8086当前指令队列的状态。 S2# ,S1# ,S0# (O,三态) :最大模式总线周期状态信号。作为总线控制器8288的输入信号，8288输出各种控制信号。 LOCK# (O,三态) :总线封锁信号。信号有效时不允许其他主控部件占用总线 RQ#/GT#0, RQ#/GT#1 (I/O) :最大模式总线请求/总线响应信号，每条引线作为输入时是总线请求RQ信号，每条引线作为输出时是总线请求响应GT信号。,二、8086最大模式下的引脚定义,二、8086最大模式下的引脚定义（续）,最大/最小工作模式区别,三、8088/8086的区别,8088为准16位机,S4、S3的组合所代表

13、的正在使用的寄存器,S5：=1，CPU可响应可屏蔽中断请求； =0，CPU禁止一切可屏蔽中断请求。,S6：恒等于零。,S3-S4,8088总线操作,S2# ,S1# ,S0#,QS1、 QS0,第二章 8086系统结构,2.1 8086CPU结构 2.2 8088/8086的引脚及功能 2.3 8086存储器的组织 2.4 8086的系统配置 2.5 8086CPU时序,2.3 8086存储器组织,一、存储器地址的分段 二、8086存储器的分体结构,一、存储器地址的分段 (续),矛盾：存储器地址空间1MB，20bit地址线；内部各寄存器和数据总线均为16bit。,1.存储器地址的分段,解决方法

14、：将整个存储器分为若干个逻辑段，每段内地址16bit，即最多地址空间64KB。,允许各逻辑段在整个存储空间浮动 。,每个段的首地址称为“段基值”， “段基值”必须能被16整除（XXXX0H）。,程序执行前，分别对相应的段寄存器CS，DS，SS，ES置“段基值”，若程序长度大于64KB，则可通过对CS送新的“段基值”将程序转移到新段中。,1.存储器地址的分段,一、存储器地址的分段 (续),逻辑地址：允许在程序中编排的地址；,2. 20位物理地址的形成,物理地址：信息在存储器中实际存放的地址；,对给定的任一存储单元，有两部分逻辑地址： 段基址（段地址）由CS，DS，SS，ES决定 段内偏移量（段内

15、有效地址）（该单元相对于段基址的距离）,一、存储器地址的分段 (续),例如:8086复位后物理地址的形成： 物理地址=段基址*16+段内偏移地址 PC启动地址=CS*16+IP =FFFF0H+0000H = FFFF0H,一、存储器地址的分段 (续),3. 逻辑地址的来源；,EA-有效地址，,一、存储器地址的分段 (续),1. 问题的提出：,二、8086存储器的分体结构,8位机（MCS-51、8088）的存储器地址空间和数据存储格式以字节(8bit)为单位组织存储器地址空间，访问一次存储器，获得一个字节的数据。 而8086CPU的数据总线为16位，CPU除了可以对一个字节寻址外，还必须能进行

16、一个字的读写。即：如何组织数据存储格式使CPU访问一次存储器，获得一个字的数据。,硬件条件：,（1）将1M的存储空间分成两个存储体：偶地址和奇地址存储体,（2）将数据总线的低8位与偶地址存储体数据线相连，数据总线的高8位与奇地址存储体数据线相连。,二、8086存储器的分体结构 (续),二、8086存储器的分体结构 (续),存储器二个连续字节组成一个字，一个字中的每一个字节都有各自的字节地址。存入时以低位字节在低地址，高位字节在高地址的次序存放，字单元的地址以低位地址表示。若要求8086在一个总线周期访问一个整字（16位）时，则该字的地址为偶地址（“对准好”的字）。如果则该字的地址为奇地址（“未

17、对准好”的字），则8086要用两个连续的总线周期访问一个整字，每个周期访问一个字节。,数据存放格式条件：,二、8086存储器的分体结构 (续),堆栈是利用RAM区中某一指定区域(由用户规定)，用来暂存数据或地址的存储区。 堆栈段是由段定义语句在内存中定义的一个段，段基址由SS指定。,堆栈存取数据的原则是“先进后出”，存取数据的方法是压入(PUSH)和弹出(POP)。,三、堆栈的概念,堆栈区的栈底是固定的最高地址，其栈顶根据堆栈数据的压入或取出的变化不断改变。栈顶是堆栈区的最低地址，用堆栈指针SP指示。,每执行一条PUSH指令， SP(SP)2，向堆栈压入16bit数据。 每执行一条POP指令，

18、从堆栈弹出16bit数据， SP(SP)2。,三、堆栈的概念 (续),1、MOV SP，0100H 2、PUSH AX 3、PUSH BX 4、POP AX 5、POP BX,例：执行压栈和出栈的过程,三、堆栈的概念 (续),第二章 8086系统结构,2.1 8086CPU结构 2.2 8088/8086的引脚及功能 2.3 8086存储器的组织 2.4 8086的系统配置 2.5 8086CPU时序,2.4 8086的系统配置,一、最小模式系统 二、最大模式 三、8088的引脚与8086的不同之处,特点：系统中存储器芯片，I/O芯片不多； 地址总线由AD0AD15，A16/ S3 A19/

19、S6通过8282锁存器构成； 数据总线直接由AD0AD15构成（也可加总线驱动8286）； 控制总线由CPU的控制线提供，构成一小型、单处理机系统。,一、 最小模式系统,8086CPU是16位处理器，采用40引脚的DIP封装。40条引脚信号按功能可分为4部分：地址总线，数据总线，控制总线以及其他（时钟、电源）。,一、 最小模式系统（MN/ MX引脚接+5V电源）,一、 最小模式系统 (续),系统控制信号由总线控制器8288提供， 用于多处理机和协处理机结构中。,最大模式（组态）系统（MN/ MX引脚接地）,8288为总线控制器，输入8086的总线状态信号，输出总线命令和控制信号。,8089为总

20、线裁决器，用于裁决哪个处理器拥有对总线的使用权。,二、 最大模式,8086最大组态系统配置图,二、 最大模式 (续),二、 最大模式 (续),共用信号线,三、8088的引脚与8086的不同,第二章 8086系统结构,2.1 8086CPU结构 2.2 8088/8086的引脚及功能 2.3 8086存储器的组织 2.4 8086的系统配置 2.5 8086CPU时序,2.5 8086CPU时序,指令周期、总线周期、时钟周期 二. 几种基本时序,时钟周期、总线周期和指令周期,每两个时钟脉冲上升（下降）沿之间的时间间隔称为T状态，也称为时钟周期（Clock Cycle）,CPU从存储器或输入/输出端口，存取一个字节所要花费的时间称为一个总线周期（Bus Cycle）,执行一条指令所需要的时间称为指令周期（Instruction Cycle）,一. 指令周期、总线周期、时钟周期,一个总线周期一般由四个T组成。 T1：输出地址；T2、T3：传送数据。若存储器或外设速度慢，可插入等待周期Tw。,若一个总线周期后不执