微机原理----- 微处理器的结构及微型计算机工作原理

1、第 二 章 微处理器结构及微型计算机工作原理,微型计算机的基本结构,构成部件,2.1 CPU的基本结构与功能,中央处理器简称CPU，是计算机系统的核心。,主要功能：程序的执行，信息的处理，I/O设 备的控制。,组成：由运算器（主要为ALU），控制器， 寄存器三部分组成。,一、内部寄存器组,1、寄存器： 是CPU中的重要组成部分，是CPU内部的临时存储单元。 增加寄存器可以提高CPU运行速度。,2、存放内容： 数据、地址、控制信息、CPU的工作状态信息。,3、分类： 可分为通用寄存器和专用寄存器两大类。,二、算术逻辑单元（ALU）,1、ALU是运算器的主要功能部件，完成二进制补码的定点算术运算，

2、逻辑运算，移位等操作。有的具有浮点运算功能。,2、算术逻辑单元和通用寄存器的位数决定了CPU的字长。,3、ALU内部没有存储功能，需设暂存器。,4、ALU的运算结果影响标志寄存器。,三、控制器,控制器的基本结构图,9,1、控制器,控制器是指挥与控制整台计算机各功能部件协同工作、自动执行计算机程序的部件。,2、基本结构,一般由程序计数器、地址形成部件、指令寄存器IR、指令译码器ID、时序部件和控制逻辑电路等组成。,（1）指令寄存器IR（Instruction Register） 用于存放当前正在执行的指令代码。,（2）程序计数器PC和地址形成部件 用于产生和存放下条待取指令的地址。,（3）指令译

3、码器ID 用于对IR中的指令操作码进行分析解释，产生相应的控制信号，进而与时序脉冲结合产生一系列顺序微操作命令。,（4）时序部件 由时钟控制电路、时序脉冲发生器及CPU周期标志器组成。 时钟控制电路由时钟脉冲发生器(石英晶体振荡器)和启停控制电路组成。为每条指令按时间顺序执行提供基准信号。 石英晶体振荡器产生一定频率的时钟脉冲信号，作为整个机器的时间基准源。 主频称为主机振荡频率，它的高低取决于这台计算机的CPU的适应能力。 时序脉冲发生器 可以是一个循环移位寄存器，在主时钟的作用下产生节拍序列 脉冲信号，作为整机工作的时序信号。,（5）控制逻辑电路 控制逻辑电路用来管理执行每条指令时所产生的

4、一系列基本动作，指挥各部件协同工作，完成指令规定的功能。,3、控制器的基本功能及控制过程,控制器是指挥和协调整机工作的核心。,控制过程是：不断地取指令、分析指令和执行指令。,（1）从存储器（主存或高速缓存）取出一条指令，指出 下一条指令在存储器的地址； （2）译码分析，产生相应的控制信号，送往各功能部件； （3）控制CPU、主存和输入输出部件之间的数据流向。,4、与控制过程有关的几个基本概念,（1）主频：称为主机振荡频率，越高，CPU运算速度越快。,（2）时钟周期：CPU执行一个位操作的最小时间单位。 也是主频的倒数,表示相邻脉冲的时间间隔。,（3）指令周期：计算机取出并执行一条指令所需要的时

5、间。,（4）机器周期 ：将指令周期划分成几个时间段，每个阶段称 为一个机器周期。 时钟周期机器周期指令周期,（5）微操作：计算机中，一条指令的功能是通过按一定次序执行一系列基本操作完成的，这些基本操作称为微操作。微操作通常只能直接控制一个数据通路门的开或关信号，或者对触发器、寄存器进行同步写入、置位或复位的脉冲信号。,（6）微指令：把同时发出的控制信号所执行的一组微操作称为微指令。一条指令可分成若干条微指令。,（7）微命令：是组成微指令的微操作，微命令是构成控制信号序列的最小单位。,（8）微程序：计算机每条指令的功能都是由微指令序列解释完成的，这些微指令序列的有机集合称作微程序。,2.2 微机

6、的工作过程 计算机的工作原理是：“存储程序” + “程序控制”,过程：取指令、分析指令、执行指令。,一、冯诺依曼型计算机工作原理,按顺序依序逐条、串行执行指令。,例如：加法指令执行过程： 取指1 译码1 取数1 运算1 存数1取指2 译码2 取数2 运算2 存数2.,特点：控制简单 ，速度低，机器各部件利用率低。,二、指令的重叠执行流水线工作原理 流水线思想的提出：,为提高机器速度，把程序中的多条指令在时间 上重叠起来执行。,五条指令重叠执行情况： 1T 2T 3T 4T 5T 机器执行时间 取指1 译码1 取数1 运算1 存数1 取指2 译码2 取数2 运算2 存数2 取指3 译码3 取数3

7、 运算3 存数3 取指4 译码4 取数4 运算4 存数4 取指5 译码5 取数5 运算5 存数5,可见，若将一条指令的执行时间分为五段, 每段所用时间为T，则一条指令执行时间为5T。系统工作正常后每隔T时间就得到一条指令的处理结果。平均速度提高了4倍。这种工作方式称为流水线处理。,优点：流水线把取指与执行分开，使取指与执行同时进行，减少了取指等待时间，大大提高了CPU的利用率。同时降低了对与之匹配的存储器的存取速度要求。,问题：可能出现数据相关现象；频繁执行条件转移指令或中断指令会影响机器速度。,三、微机的工作过程 微机的工作过程分两阶段：,取指令,执行指令,取指令阶段（ CPU读内存操作）：

8、,地址经地址寄存器 地址总线 地址译码器, 选中指令所在的内存单元,CPU发出内存读控制信号,指令从内存 数据总线 数据暂存器 指令寄存器,指令译码器对指令进行译码,由IP给出指令在内存的地址,执行指令阶段： 经译码后的指令，由控制电路发出控制信号去执行。,CPU 总线 内存,不同的指令，CPU的具体执行过程不同。 CPU 可执行的操作通常有数据传送、算术逻辑运算等等。 当一条指令需要从内存或I/O端口取得或存放数据时，CPU在执行阶段，需对指令指定的内存单元或I/O端口进行读/写操作。,例 指令1：将寄存器R1与R3的内容相加，结果存在R3中。,指令1在CPU 内部即可完成,例 指令2：将内

9、存中的数据2送至CPU的寄存器R2中,指令2的执行阶段包括一个到内存取数(即读内存)的过程。,例 指令3：将寄存器R3的内容送至数据3的内存单元中,指令3的执行阶段包括一个向内存存数(即写内存)的过程。,当一条指令取走后， 指令指针寄存器会被修改成下一条要执行指令的地址， 这样，当一条指令执行后，又进入取指令阶段， 如此不断的重复。,微机的工作过程：,取指令 执行指令 取指令 执行指令 、,2.3 8086/8088微处理器的功能结构,一、8086/8088微处理器简介,Intel 系列 的16位CPU Intel公司1978年研制成功 2.9万个晶体管，91种指令 双列直插式封装 40根引脚

10、 工作频率为4.77MHz 10MHz 工作电源+5V,8086 : 对外有16根数据线，20根地址线 可寻址的内存单元数 220 = 1M 内存地址范围00000 FFFFFH,8088 : 内部寄存器、运算部件及内部操作均按16位设计, 除对外数据线为8根外，其余与8086基本相同。为与当时已有的8 位外设接口芯片兼容。 IBM PC、IBP PC/XT 采用8088CPU,8086与8088的主要区别在于8086的外部数据总线为16位。,二、8086/8088的编程结构 编程结构： 指从程序员和使用者的角度看到的结构。 与芯片内部的物理结构和实际布局有区别。,某CPU芯片内部实物图,总线

11、接口部件BIU （Bus Interface Unit ） 运输部门 执行部件EU (Execute Unit ） 加工部门,一8088 编程结构:,1. 总线接口部件 BIU 构成部分 4个16位段寄存器： CS，DS，ES，SS 16位IP指令指针寄存器 20位 地址加法器 指令队列 (8088为4字节) ( 8086的指令队列为6字节 ) 总线控制电路(包括三组总线)： 处理器与外界总线联系的转接电路。,主要功能 实现CPU与存储器或I/O口之间的 数据传送。 预取指令存放到指令队列中；,由EU从指令队列中取走指令，根据EU请求，BIU将20位地址传送给存储器。,三点说明:,指令队列 8

12、086 的指令队列为6个字节, 8088 的指令队列为4个字节。,BIU 具有预取指令的功能，是一种先进先出（FIFO）的数据结构。 不论是8086还是8088都会在执行指令的同时从内存中取下一条或几条指令， 取来的指令放在指令队列中.,指令执行顺序 顺序指令执行：指令队列存放紧接在执行指令后面的那一条指令。 执行转移指令： BIU 清除指令队列中的内容，从新的地址取入指令， 立即送往执行单元，然后再从新单元开始重新填满队列。,2执行部件EU,构成部分： 8个16位寄存器： AX、BX、CX 、 DX 、SP、BP、DI、SI 1个标志寄存器PSW 1个算术逻辑运算部件ALU,主要功能 从BI

13、U指令队列中读取指令； 由EU控制电路对指令进行译码分析， 指出操作性质及对象； 将操作数送ALU进行指定操作； 运算结果经内部总线传送到指定位置。,二 8086/8088的工作原理,CPU 总线 内存,计算机的工作过程是： 取指令, 执行指令,总线接口部件和执行部件 可并行工作，提高工作效率。,指令的提取和执行分别 由BIU和EU完成。,BIU和EU相互独立又相互配合,(1) 当指令队列有一个空字节时， BIU自动把指令取到指令队列中 (2) 执行部件总是从指令队列前部 提出指令去执行。 (3) 如果在执行指令的过程中， 需要访问内存或I/O端口， EU会请求BIU去完成存取操作。,由于有指

14、令队列的存在， 在EU执行指令的同时，BIU可取指令， 即BIU和EU可处于并行工作状态。,BIU EU,（三）8086/8088的寄存器组,共有14个16位寄存器, AX,BX,CX,DX, SI,DI,SP,BP,DS,ES,SS,CS,PSW,IP. 其中： AX、BX、CX、DX 又可分成两个 8 位寄存器 (AH,AL;BH,BL;CH,CL;DH,DL.) 其它10个只能作为16位寄存器。,通用寄存器 通用寄存器包括： 数据寄存器、地址指针寄存器、变址寄存器。 数据寄存器包括: AX 、BX 、CX 、DX 。 地址指针寄存器包括: SP 、 BP 。 变址寄存器包括: SI 、

15、DI 。,段寄存器 段寄存器包括: CS 、 SS 、DS 、 ES 。,控制寄存器 控制寄存器包括：IP 、PSW。,1、通用寄存器,（1）数据寄存器 AX、BX、CX、DX 作为通用寄存器。,用来暂存计算过程中所用到的操作数，结果或其它信息。 访问形式: 可以用16位访问;或者可以用字节（8位）形式访问, 它们的高8位记作 : AH 、 BH 、 CH 、 DH 。 它们的低8位记作 : AL 、BL 、CL 、DL 。,AX（Accumulator）作为累加器。 它是算术运算的主要寄存器， 所有I/O指令都使用这一寄存器与外部设备交换数据。 例： IN AL , 20H OUT 30H

16、, AX,BXBase用作基址寄存器使用。 在计算内存储器地址时，经常用来存放基址。 例： MOV AX, BX+03H,CXCount可以作计数寄存器使用。 在循环LOOP指令和串处理指令中用作隐含计数器。 例： MOV CX , 200H AGAIN: LOOP AGAIN ；（CX)-1(CX),结果0转AGAIN DXData可以作为数据寄存器使用。 一般在双字长乘除法运算时， 把DX和AX组合在一起存放一个双字长(32位)数，DX用来存放高16位; 对某些I/O操作DX可用来存放I/O的端口地址（口地址 256）。 例： MUL BX ; (AX)(BX)(DX)(AX) 例: IN

17、 AL , DX,（2）地址指针与变址寄存器： SP、BP、SI、DI 四个16位寄存器。 以字为单位在运算过程中存放操作数， 经常用以在段内寻址时提供偏移地址。,段地址 :只取段起始地址高16位值。,偏移地址:指在段内某内存单元物理地址相对段起始地址的偏移值。,地址指针寄存器(SP 、 BP ),SP（stack pointer）堆栈指针寄存器 用来指示栈顶的偏移地址, 必须与SS段寄存器联合使用确定实际地址。,BP（base pointer）基址指针寄存器 可以与SS寄存器联合使用来确定堆栈段中某一存储器单元地址。,43,堆栈: 是一个特殊存储区域，数据按先进后出（FILO）或后进先出原则

18、存取，堆栈指针SP指示堆栈段中的栈顶位置，专门用于数据进栈和出栈的位置指示。数据进栈时SP-2，出栈时SP+2。堆栈主要用于保护现场，保护断点。,8088系统存储器与总线连接,堆栈和指针,设: ( SS)=3F00H,(SP)=0060H堆栈和指针如下图： 堆栈是内存开辟的一个特殊数据区，一端固定，一端浮动， 严格按照后进先出的工作原则。,变址寄存器(SI 、 DI) SISource Index Register 源变址寄存器。 DIDestination Index 目的变址寄存器。,使用场合：常用于变址寻址。 一般与DS联用，用来确定数据段中某一存储单元的地址，SI , DI具有自动增量

19、和自动减量功能. 例： MOV AX, SI,在串处理指令中，SI、DI作为隐含的源变址和目的变址寄 存器分别达到在数据段和附加段中寻址的目的。 执行示意图如右图。,例： MOV SI , 2000H MOV DI , 3000H MOV CX, 100H CLD . MOVSB .,2、段寄存器 段寄存器: 4个16位段寄存器CS、DS、SS、ES。 用来识别当前可寻址的四个段，不可互换使用。,CSCode Segment Register 代码段寄存器 用来识别当前代码段（程序一般放在代码段）。 DSData Segment Register数据段寄存器 用来识别当前数据段。 SSStac

20、k Segment Register堆栈段寄存器， 用来识别当前堆栈段。 ESExtra Segment Register附加段寄存器， 用来识别当前附加段。,3、控制寄存器 控制寄存器：IP 、 PSW,指令指针寄存器IP （Instruction Pointer） 用来存储代码段中的偏移地址; IP要与CS寄存器相配合才能形成真正的物理地址。,程序运行过程中指令指针寄存器IP始终指向当前代码段(CS)所要取出的下一条指令偏移地址。每取出一个字节指令后，IP自动加1。 可以用转移指令、调用指令及中断和复位等改变IP值,9个标志按其作用分状态标志和控制标志两类 状态标志：OF、SF、ZF、AF

21、、PF、CF 共6个 记录指令运行过程或运算结果的状态信息。 常作为后续转移指令的控制条件，又称为条件码。 控制标志: DF、IF、TF 共3个 作用是控制CPU 的操作。,16位寄存器，用了其中的9位，其它7位在8086/8088中无意义。,状态标志寄存器PSW (Program Status Word),各状态标志的含义：,CF：进位标志(Carry Flag) 反应运算过程中，最高位是否产生进位/借位。 (最高位: 对字节操作指D7位 ,对字操作指D15位) 加法，最高有效位有进位CF1，否则CF0 减法，最高有效位有借位CF1，否则CF0 AF：辅助进位标志(Auxiliary Car

22、ry Flag) 反应运算过程中，对字节操作D3位 是否产生进位。 对字操作D7位是否产生进位。 有进位或借位时，AF1，否则AF0。,ZF：零标志(Zero Flag) 反应运算结果是否为0。 运算结果为 0 时，ZF1，否则ZF0,SF：符号标志(Sign Flag) 反应运算结果的符号位。 对字节操作 SFD7 对字操作 SFD15,OF：溢出标志(Overflow Flag) 反应运算过程中是否产生溢出。 产生溢出，OF1，否则为0。,PF：奇偶标志(Parity Flag) 反应运算结果中“1”的个数情况。 有偶数个“1”时，PF1, 否则PF0。,例 8位二进制加法如下，给出各状态

23、标志位的值,最高位D7位产生进位: CF = 1 D3位产生进位: AF = 1 相加的结果为44H, 不为0: ZF = 0 结果的最高位为0: SF = 0 两负数相加结果为正，溢出: OF = 1 结果中有2个1，偶数个1: PF = 1,1 0 0 1 1 1,各控制标志作用(以后用到再介绍)：,DF：方向标志 在串操作指令中控制地址变化的方向。 当DF1时，地址递减；当DF时，地址递增。,IF：中断标志 当IF1时，允许CPU响应可屏蔽中断申请。 当IF时，禁止CPU响应可屏蔽中断申请。,TF：跟踪标志 为调试程序设置的一个控制标志。 当TF1时，CPU按单步方式执行指令。,55,C

24、PU复位后寄存器的状态,四存储器的分段结构,8086/8088CPU对可寻址的1MB内存空间划分为很多个逻辑段，每个逻辑段不大于64KB，段内地址是连续的。,CPU规定4个段寄存器存放当前可寻址的段基址。 CS指示当前的代码段； DS指示当前的数据段； ES指示当前的附加段； SS指示当前的堆栈段。,57,1. 内存物理地址的形成 取指令、取数、存数时，都要访问内存， 被访问内存单元的地址由CPU提供。,58,8086/8088有20根地址线， 可寻址220 =1M个内存单元 而CPU内部寄存器均为16位， 故： 20位的地址需由 一个附加部件完成。 这个部件就是地址加法器。,59, 8088

25、/8086内部20位物理地址形成,存储器地址分段 8088/8086地址总线是20位的，CPU中的寄存器是16位的，20位地址无法用16位寄存器表示，必须分段。,段内地址16位,每个段的大小最大可达64KB； 实际可以根据需要来确定段大小，可以是1，100，1000， 在64K范围内的任意字节数。,IBM PC机对段的起始地址有限制，即段不能从任意地址开始： 在16进制表示的首地址中，最低位必须为0H。 （20位地址的低4位为0000B）。,60,在1M字节的地址空间，共有64K个小段，其首地址为： 0000 0H 0001 0H 4123 0H 4124 0H FFFE 0H FFFF 0H

26、,61,20位物理地址形成,物理地址： 在1M字节存储器里， 每个存储单元都有一个唯一的20位地址作为该存储单元的物理地址。,CPU访问存储器时，必须先确定所要访问的存储单元的物理 地址才能取出（或存入）该单元中的内容。,20位物理地址形成：由16位段地址和16位偏移地址组成。,段地址:只取段起始地址高16位值。 偏移地址:指在段内某内存单元物理地址相对段起始地址的偏移值。,62,物理地址计算方法： 即把段地址左移4位再加上偏移地址值形成物理地址，写成： 物理地址= 10H段地址+偏移地址。 * 每个存储单元只有唯一的物理地址。 但可由不同的段地址和不同的偏移地址组成。,63,地址加法器的工作

27、原理 可表示为： 物理地址PA = 段地址 偏移地址 = ( 段寄存器 ) 16 + 偏移地址 = ( 段寄存器 ) 10H + 偏移地址 即段寄存器的内容左移4位，加上偏移地址,64,例：某内存单元的段地址由DS、偏移地址由BX给出。 若( DS) = 2000H, ( BX) = 1000H，计算其物理地址。 PA = ( DS ) 10H + ( BX ) = 2000H 10H + 1000H = 21000H,65,用( )表示内存单元的内容： ( 21000H ) = 0FH ( 2000：1000H ) = 0FH ( DS：BX ) = 0FH,66,指令的地址固定由CS和IP

28、两个寄存器决定。 (代码段寄存器和指令指针寄存器),67,例 开机或RESET复位后，( CS ) = FFFFH，( IP ) = 0,故8086/8088执行的第一条指令所在内存的地址为： PA = ( CS ) 10H + ( IP ) = FFFF H 10H + 0 = FFFF0H,68,2. 逻辑地址与物理地址 逻辑地址与物理地址概念,逻辑地址：由段基址和段内偏移地址组成的地址， 段基址和段内偏移地址都是16位的无符号二进制数， 在程序设计时使用。,物理地址：存储器的绝对地址（20位的实际地址）， 范围从00000HFFFFFH , 是由CPU访问存储器时由地址总线发出的地址。,

29、存储器管理：将程序中逻辑地址转移为物理地址的机构。,逻辑地址形式：段基址：段内偏移地址,69,每个内存单元有唯一的物理地址，但可有不同的逻辑地址。,例 某内存操作的段值由 DS 给出，偏移值由BX给出。,若 ( DS ) = 1000H ，( BX ) = 0150H， 则： PA = ( DS ) 10H + ( BX ) = 1000 H 10H + 0150H = 10150H,若 ( DS ) = 1010H ，( BX ) = 0050H， 则： PA = ( DS ) 10H + ( BX ) = 1010 H 10H + 0050H = 10150H,物理地址相同，就选中同一单元

30、,70,物理地址的形成,71,逻辑地址来源,72,取指令： 自动选择代码段寄存器CS， 再加上由IP决定的16位偏移量， 计算得到要取的指令20位物理地址。,堆栈栈顶操作： 自动选择堆栈段寄存器SS， 再加上由SP决定的16位偏移量， 计算得到堆栈栈顶操作需要的20位物理地址。,73,涉及到操作数： 自动选择数据段寄存器DS或附加段寄存器ES， 再加上16位偏移量，计算得到操作数的20位物理地址。 其中： 16位偏移量: 包含在：指令中的直接地址 某个16位地址寄存器的值 指令中的位移量+16位地址寄存器中值等。 16位偏移量关键取决于指令的寻址方式。,74,段寄存器和其他寄存器组合指向存储单

31、元示意图,归纳段寄存器和其他寄存器组合指向存储单元示意图如下：,75,3、各段在存储器中分配 各段在存储器中分配分4种情况讨论： （1）由操作系统负责分配 一般情况，各段在存储器中的分配是由操作系统负责。 每个段可以独立地占用64K存储区。,（2）各段也可以允许重迭 每个段的大小允许根据实际需要分配，不一定要占64KB。 每个存储单元的内容不允许发生冲突 （段可重迭，但使用时防止冲突）。,76,（ 3）在程序的首部设定各段寄存器的值 如果程序中的四个段都是64K的范围之内，程序运行时所需要的信息都在本程序所定义的段区之内， 程序员只要在程序的首部设定各段寄存器的值就可以了。,（ 4）动态地修改

32、段寄存器的内容 如果程序的某一段（如数据段）在程序运行过程中会超过64K空间，或者程序中可能访问除本身四个段以外的其他段区的信息， 那么在程序中必须动态地修改段寄存器的内容。,77,64KB为一段 代码段范围:01000H10FFFH,各段允许重迭： 代码段：01000H10FFFH 数据段：02000H027FFH 堆栈段：02800H028FFH,78,4内存单元内容的存放及表示,表示为： ( 01000H ) = 1EH ( 01001H ) = 2FH,79,8086/8088是16位CPU，可对内存进行字节或字操作,例 将字数据1234H写入从02000H开始的内存单元,写入的结果：

33、 ( 02000H ) = 34H ( 02001H ) = 12H,80,81,82,五、 8086/8088的I/O组织,CPU通过I/O接口电路与外设连接。 各I/O接口内部有一个或若干I/O寄存器( I/O端口 ) CPU对I/O端口可进行读/写操作。,83,8086/8088可寻址216= 64 K个I/O端口 I/O端口范围0000 FFFFH,8086/8088设有专用的指令对I/O端口进行读写操作， 即 IN 和 OUT指令 （在第九章详细介绍）。,84,8088CPU是双列直插式芯片， 共有40条引脚; 引脚33决定工作模式: 接地，最大模式 接+5V, 最小模式 在两种模式

34、下引脚2431 有不同的名称和意义,三、8086/8088的外部总线,85,系统规模小: 只含有一个8088CPU 不含数字运算协处理器、 输入/输出协处理器 系统的控制总线直接由8088CPU的控制线供给。系统中的总线控制逻辑电路被减少到最小。,86,87,8286 （8位双向三态总线驱动器）,88,8286数据收发器和8088连接,89,8282 （8下降沿锁存/三态器 ）,90,8282-8088连接图,91,系统规模较大: 除8088CPU外，还可以有其它协处理器 如 数字运算协处理器8087 输入/输出协处理器8089 系统的控制总线由总线控制器8288来提供 8288增强了8088

35、CPU总线的驱动能力 将8088的状态信号(S2S0)进行译码， 提供8088对存储器、I/O接口进行控制所需的信号,92,93,四 8088/8086系统总线 时序,94, CPU的主频或内频：CPU的内部工作频率。 主频是表示CPU工作速度的重要指标， 在 CPU其它性能指标相同时, 主频越高, CPU 的速度越快。 CPU的外频或系统频率：指CPU的外部总线频率。 倍频系数：指CPU主频和外频的相对比例系数。 8088/8086/80286/80386的主频和外频值相同; 从80486DX2开始，CPU的主频和外频不再相同， 将外频按一定的比例倍频后得到CPU的主频，即： CPU主频 =

36、 外频 倍频系数 PC机各子系统时钟(存储系统，显示系统，总线等)是由系统频率按照一定的比例分频得到。,95,内频,外频,倍频系数5.5,96,97,CPU通过总线完成与存储器、I/O端口之间的操作， 这些操作统称为总线操作。,（三）、总线周期,98,执行一个总线操作所需要的时间称为总线周期。,99, 一个基本的总线周期通常包含 4 个T状态， 按时间的先后顺序分别称为T1、T2、T3、T4,100,执行一条指令所需要的时间称为指令周期。 执行一条指令的时间: 是取指令、执行指令、取操作数、存放结果所需时间的总和。 用所需的时钟周期数表示。,（四）、指令周期,例 MOV BX, AX 2个T周

37、期 MUL BL 7077个T周期,101,不同指令的执行时间(即指令周期)是不同的; 同一类型的指令，由于操作数不同，指令周期也不同,例 MOV BX, AX 2个T周期 MUL BL 7077个T周期 MOV BX , AX 14个T周期,102,例2 执行ADD BX , AX 包含: （1) 取指令 存储器读周期 （2) 取 ( DS:BX )内存单元操作数 存储器读周期 （ 3) 存放结果到 ( DS:BX )内存单元 存储器写周期,例1 执行 MOV BX, AX 包含: 取指令 存储器读周期, 执行指令的过程中， 需从存储器或I/O端口读取或存放数据， 故一个指令周期通常包含若干

38、个总线周期.,103, 8088CPU取指令、执行指令分别由BIU、EU完成， 取指和执行指令可以是并行的， 故8088CPU的指令周期 可以不考虑取指时间。,104,为实现某个操作，芯片上的引脚信号在时钟信号的统一控制下，按一定的时间顺序发出有效信号，这个时间顺序就是时序。如存储器写操作时序， I/O端口读操作时序。,（五）、时序,105,描述某一操作过程中， 芯片/总线上有关引脚信号随时间发生变化的关系图，即时序图。,（六）、时序图,106,1、I/O端口、存储器读周期时序 指8088CPU从I/O端口或存储器读取数据时， 各有关引脚信号随时间变化的情况。,107,I/O端口、存储器读周期

39、时序,108,例 假设 ( DS )=3000H, (BX)=500CH, (3500CH)=9AH 执行 MOV AL, BX ,109,( DS )=3000H, (BX)=500CH, (3500CH)=9AH 执行 MOV AL, BX ,110,5.A19A16上出现状态信号 0 IF 1 1 （P153） S6 S5 S4 S3 使用DS S6=0（8088与总线连） 6. AD7AD0变高阻态 7. RD变低 发给内存, CPU将进行读操作 8. DEN 变低 允许数据收发器进行数据传送,T2状态,( DS )=3000H, (BX)=500CH, (3500CH)=9AH 执行

40、 MOV AL, BX ,111,( DS )=3000H, (BX)=500CH, (3500CH)=9AH 执行 MOV AL, BX ,112,( DS )=3000H, (BX)=500CH, (3500CH)=9AH 执行 MOV AL, BX ,113,说明:在T3上升沿检测READY为低电平，则下一个T状态为Tw，其上升沿检测READY为高电平，则下一个为T4。,TW状态：等待状态,总线上信息与T3状态信息相同。此状态为配合CPU和外设数据传输,外设通过READY线发“数据未准备好”,CPU则在T3状态后插入TW状态；外设通过READY线发“准备好”，CPU则脱离TW状态，进入T

41、4状态。,2、具有等待状态的总线读周期,114,3、 I/O端口、存储器写周期时序 指8088CPU向I/O端口或存储器进行写数据时， 各有关引脚信号随时间变化的情况。,115,I/O端口、存储器写周期时序,116,例 假设 ( DS )=6000H, (DI)=300AH, (BL)=7CH 执行 MOV DI , BL,117,( DS )=6000H, (DI)=300AH, (BL)=7CH 执行 MOV DI , BL,1.IO/M变低， CPU将对内存进行操作 2.A19A0上出现地址信号 0110 0011 0000 0000 1010 A19 A15 A11 A7 A3 A0

42、3. ALE上出现正脉冲信号 4.DT/R变高，数据收发器发送,T1状态,118,( DS )=6000H, (DI)=300AH, (BL)=7CH 执行 MOV DI , BL,119,( DS )=6000H, (DI)=300AH, (BL)=7CH 执行 MOV DI , BL,T3状态,9. 继续提供状态信号S6S3 数据信号D7D0,10. 维持有关控制信号不变,120,( DS )=6000H, (DI)=300AH, (BL)=7CH 执行 MOV DI , BL,进入AL,2.4 其他Intel 80X86微处理器,一、80286微处理器,Intel公司1982年推出 13

43、.4万个晶体管，时钟频率6MHz20MHz 向下兼容8086，具有8086的基本结构，但增强了存储管理和保护虚地址结构，可支持多用户系统 具有8086的全部指令，并新增加25种指令 16位数据线，24根地址线，寻址能力达到16MB 有实地址和16MB保护虚地址两种工作模式，通过指 令实现转换。实地址模式下完全兼容 8086 CPU并能 运行8086软件，兼容目标代码；保护虚地址模式下, 可管理内存达16MB，并且对使用者来说存储器的分配方式与寻址方式没有改变。,122,80286功能结构框图,16,24,24,16,123,80286由EU，AU，IU，BIU四个部件组成，每个部件可与其它部件

44、异步并行操作，比8086快。,总线接口部件（BIU）：负责处理CPU和系统总线之间的所有通信和数据传输，即处理对存储器和I/O设备进行访问时的总线操作。,指令部件（IU）：包括指令译码器和已译码队列。,地址部件（AU）：为80286中CPU的地址管理部件，用于产生20位/24位物理地址。其中段描述符Cache用于加快逻辑地址转换为物理地址的工作速度，其不单独占用CPU时间。,执行部件（EU）：完成指令执行及影响标志寄存器。,二、80386微处理器,Intel公司1985年推出, 27.5万晶体管/片 32位寄存器 32位数据总线 32位地址总线 存储空间达4GB 主频16MHz 66MHz 向

45、下兼容8086和80286CPU 80386有两类芯片：80386SX和80386DX，其中80386SX外部数据总线为16位，是准32位机。,125,页高速缓 冲存储器,流水线 总线宽 度控制,物理地址总线,位移量总线,控制,ALU总线,有效地址总线,有效地址总线,寄存器组,乘/除 硬件,ALU,桶形移 位器,保护检 测部件,输入加 法器,描述符 寄存器,界限和 属性PLA,加法器,界限和 属性PLA,请求 判优器,地址 驱动器,MUX 收发器,译码和 定序,控制 ROM,指令 译码器,已译码 指令队列,16字节 预取队列,预取器/界 验校验器,ALU控制,ALU,执行部件,指令译码器,指令

46、预取,状态 标志,分段部件,分页部件,总线接口 部件BIU,内部控制总线,MMU,32,32,32,32,32,32,34,HOLD，INTR， NMD，DRROR， BUSY，RESET， HLDA,D0-D31,W/R，LOCK ADS，NA， BSIG，READY,BE0-BE31， A1-A31， M/IO，D/C,80386功能结构框图,线性地址总线,页 获 取 / 页 表 获 取,126,80386由总线接口部件、指令预取部件、指令译码部件、执行部件、控制部件和存储器管理部件六个部件组成，每个部件可与其它部件异步并行操作。,总线接口部件（BIU）：负责处理CPU和系统总线之间的所有

47、通信和数据传输，即处理对存储器和I/O设备进行访问时的总线操作。,指令预取部件：预取16字节指令，由预取器和预取队列组成。,其中总线接口部件、指令预取部件、指令译码部件组成指令流水线，总线接口部件、存储器管理部件组成地址流水线。,控制部件：,127,存储器管理部件（MMU）：又细分为分段部件和分页部件。,执行部件（EU）：完成指令执行及影响标志寄存器。乘/除法，移位。包括ALU，8个32位通用寄存器，一个64位桶形移位器，一个乘法器等。,指令译码部件：分成指令译码器和已译码队列两部分，用作指令译码并存于译码指令队列中。,分段部件：将逻辑地址转换为线性地址，由三输入地址加法器、段描述符CACHE

48、及界限和属性PLA组成。,分页部件：将线性地址转换为物理地址，由加法器、页高速缓冲存储器（TLB）和属性PLA组成， TLB用于加速其转换速度（硬件转换）。,128,具有段页式存储器管理部件，4级保护机构，80386CPU有3种工作方式：,实地址方式。此方式下80386相当于一个高速8086/8088。,2. 虚地址保护方式。此方式下存储器按段组织，每段最长4GB，同时，在此方式下80386可寻址4GB物理地址及64TB虚地址空间。对64TB虚拟存储空间允许每个任务最多可用16K个段。,3. 虚拟8086方式。此方式可在实地址方式运行8086应用程序的同时，利用80386的虚拟保护机构运行多用

49、户操作系统及程序，即可同时运行多个用户程序，并能得到保护。,129,80386包括34个寄存器，其中有16个基本寄存器，4个控制寄存器，4个系统地址寄存器，8个调试寄存器和2个测试寄存器。,16个基本寄存器包括4个32位通用寄存器、2个32位变址寄存器、3个32位指针寄存器、6个16位段寄存器和1个32位标志寄存器。,4个32位通用寄存器：EAX、EBX、ECX，EDX其低16位独立为AX、BX、CX、DX。,80386的寄存器,2个32位变址寄存器：ESI、EDI。其低16位独立为SI、DI。,3个32位指针寄存器：ESP、EBP、EIP。其低16位独立为SP、BP、IP。,130,段寄存器

50、和段描述符寄存器,80386有6个16位段寄存器，它们是: 代码段寄存器（CS） 堆栈段寄存器（SS） 附加段寄存器（ DS 、 ES 、 FS 、 GS）。,实地址下段寄存器用法和8086/8088相同；保护虚地址下，6个16位段寄存器内容为段选择符，CPU可根据段选择符确定段基址。,段描述符寄存器（段描述符高速缓冲寄存器）：用于存放由段选择符作索引的某一段的8字节段描述符。硬件方式寻址，目的在于加快线性地址的转换计算速度。,131,132,标志寄存器EFLAGS 32位，和8086/8088比，80386新增了几个标志。 NT（14）：嵌套任务标志。若发生中断或执行调用指令时发生了任务切换

51、，即当前任务嵌套在另一任务中，NT=1。 IOPL（13，12）：输入/输出特权标志。用来确定需要执行的I/O操作的特权水平。 IOPL=00，表示特权水平最高；IOPL=11，表示特权水平最低；若当前特权水平高于或等于IOPL表示的特权水平，I/O指令可以执行。 RF（16）：重新启动标志。用来控制调试故障是否被接受，当RF=0时，调试故障被接受并应答。 VM（17）：虚拟8086方式。若VM=1，CPU将在虚拟8086方式下工作。,133,控制寄存器 80386内有4个32位控制寄存器CR0CR3，用来表示和控制整个系统的状态。 CR0：0-15位为机器状态字MSW。 其中： PE（0）：允许保护标志，用于控制CPU是否进入保护方式；若PE=1，CPU处于保护方式。系统通电后，CPU初始化为实地址方式，此时PE=0。 PG（31）：允许分页标志，若PG=1，允许分页。 TS（3）：任务转换标志，若任务转换完成， TS=1,