数字电路-第五章 集成触发器

1、第五章 集成触发器,第一节 基本触发器,第二节 钟控触发器,第四节 边沿型触发器,第三节 主从触发器,序言, 组合逻辑电路：门电路是组合逻辑电路的基础。 时序逻辑电路：触发器是时序逻辑电路的基础。 要存储一些数字信息，如何存储呢？ 触发器具有记忆功能，是能存储数字信息的最常 用的一种基本单元电路。 本章主要讲述几种集成触发器的逻辑功能及工作 特性。,章节要求,熟练掌握：触发器的逻辑功能，触发方式，特 性和参数。 正确理解：触发器的工作原理。 一般了解：触发器的电路结构。,2. 触发器特点:,3. 触发器分类:,本章重点,触发器外部逻辑功能、触发方式。,时序逻辑电路的最基本单元；能够存储一位二进

2、制信息的基本单元。,1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 2. 在适当输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能将获得的新状态保存下来。,按触发方式分：电位触发方式、主从触发方式及边沿触发方式,按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器,1. 触发器:,概 述,第一节 基本触发器,一 基本触发器 电路组成和工作原理。 1 组成：由两个与非门交叉耦合组成。也可 由两个或非门交叉耦合组成。 如下图所示,由与非门构成的基本触发器,电路有两个稳定工作状态：,正常工作状态下，,当Q=0， =1时，称触发器状态为0， 当Q=1， =0时，称触

3、发器状态为1。,1 组成：,逻辑功能,1,0,0,1,当RD=SD=1时，,输出保持不变。,与非门构成的基本触发器,2、 工作原理：,逻辑功能,1,0,0,1,1,1,与非门构成的基本触发器,分析： 触发器置0 触发器置1 触发器状态不变，保持功能。 若同时发生由0到1的变化，则两个与 非门输出都要由1到0转变,出现了竞争。 总结：基本触发器具有置0、置1及保持的功能。 端低电平有效，称为置1端。 端低电平有效，称为置0端。 基本触发器 又称置0置1触发器，或称为 触发器。,工作波形,画工作波形的方法： 根据触发器动作特征确定状态变化的时刻 根据触发器的逻辑功能确定新状态,0,1,1,1,0,

4、1,1,1,0,1,1,1,0,1,1,1,0,0,不定,不变,不定,置1,不变,置1,不变,置0,不变,工作波形能直观地表示触发器输入 信号与输出信号之间的时序关系,波形图,基本RS触发器没有时钟输入，本质上还是组合逻辑电路, 基本触发器功能描述。 描述方法：1 、状态转移真值表。 2 、特征方程（状态方程）。 3 、状态转移图。 4 、激励表。 1、 状态转移真值表 定义：触发器原稳定状态（现态）用 表示，触发器的下一稳 定状态（次态）用 表示。若将 、 、输入信号 之间的关系用表格的形式描述，称为触发器状态转移真值 表。 上述对触发器分析的结论用表格的形式来描述，如下：,（a）基本触发器

5、状态转移真值表,（b）简化真值表,2 、特征方程（状态方程）逻辑函数表达式。 描述触发器逻辑功能的函数表达式称为特征方程或称状态转移 方程，简称状态方程。由（a）表可得基本触发器卡诺图如下： SD RD 00 01 11 10 0 1 可得 ： =SD+RD SD+RD=1 （约束条件） 3、 状态转移图图形方法 下图为基本触发器的状态转移图:,RD=1,SD=0 RD= RD=1 SD=1 SD= RD=0,SD= 1 状态转移图 激励表 由上图可以得出基本触发器激励表（如下表） 它表示触发器由当前状态 转移到下一状态 ，对 输入信号的要求。（实质上是状态转移真值表的派生表）,0,1,S R

6、,Q,Q,基本触发器逻辑符号,小圆圈表示 低电平置零,小圆圈表示 低电平置1,激励表,二 、 钟控触发器 基本触发器的不足：只要输入信号发生变化，触发器状态就 会根据其逻辑功能发生相应的变化。输 入信号SD和RD之间有约束关系。 钟控触发器：在基本触发器的基础上加上触发导引电路，构成 时钟控制的触发器。时钟触发器对于具有多个触 发器的数字系统特别重要，因为它可使各触发器 受同一时钟来控制，使它们步调一致地协同工 作。 钟控触发器的特点：只有在出现时钟的时刻，触发器才有可能 发生翻转，而翻转成什么输出状态，由其 输入信号决定。, 钟控RS触发器,逻辑符号,电路结构,电路结构及逻辑符号,电路结构：

7、由基本触发器和时钟脉冲控制门电路组成。,RD,SD,工作原理,S=0；R=0：Qn+1=Qn,S=1；R=0：Qn+1=1,S=0；R=1：Qn+1=0,S=1；R=1：Qn+1= ,CP=1：,CP=0：状态不变,0,1,在触发器状态改变的描述中，引入了时间的顺序：n 和 n+1。这是时序电路的特征,状态发生变化,时钟（同步）RS触发器,RD,SD,逻辑功能描述方法（在CP=1） ：,真值表,特征方程,（约束条件）,时钟（同步）RS触发器,状态转换图,S=0 R=1,S=1 R=0,S=x R=0,S=0 R=x,时钟触发器逻辑功能：4种描述方式+波形图,激励表,时钟（同步）RS触发器,在C

8、P为低电平期间其状态不变。,在CP为高电平期间的R、S信号影响触发器的状态。,3.工作波形,时钟（同步）RS触发器,钟控RS触发器工作波形,不定,CP,R,S,S R Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 ,RD,SD,CP D,Q Q,触发导引电路,基本触发器,CP=1时，状态转移图： 激励表：, 钟控D触发器 1组成：如图 2分析： 当CP=0时，Q维持不变。 当CP=1时， =D,状态转移图：,钟控D触发器, 钟控JK触发器 1 组成：如图 2 分析：当CP=0时，Q状态保持不变。 当CP=1时，Q状态发生变化。,RD,SD,K CP J,Q Q,基本触发器,触发导引电

9、路,CP=1时，状态转移表： 激励表：,0,1,K= ，J=1,K=1，J= ,K=0 J=,K= J=0,CP=1时，状态转移图：, 钟控触发器 将J,K 连在一起，改做，作为输入信 号，构成钟控触发器。 因此在CP=1时，触发器状态方程为： 特点：时，翻转； 时，不变。, 电位触发方式的工作特性 电位触发方式：当钟控信号CP=0时，触发器不接受输入 激励 信号，触发器状态保持不变。当钟控信号CP=1时，触发 器接受输入激励信号，触发器状态发生改变。这种钟控方 式称为电位触发方式。 特点：在约定钟控信号电平周期(CP=1或），触发器状态受输 入激励信号影响；在非约定钟控信号电平周期，触发器状

10、 态不受输入激励信号影响。 缺点：空翻。在CP=1且脉冲宽度较宽时，触发器将会出现连续 不停的多次翻转。,时钟RS触发器接成计数触发器，在CP的高电平期间，R、S可多次变化，触发器的状态也随着变化多次。触发器没有实现一个时钟只变化一次状态的计数设计要求。对信号的敏感时间长，抗干扰能力差,时钟RS触发器存在的空翻现象,解决思路：主从结构 边沿型,、主从触发器 主从触发器的基本原理 1、主从RS触发器,主从RS触发器（实用的RSFF）,（1）由两个钟控RS触发器组成主从RS触发器,主触发器,从触发器,1,主触发器接受输入信号，发生状态转移。主触发器具有JK触发器的逻辑功能。 RD和SD的作用：RD

11、为异步置0端或清除端； SD为异步置1端或置位端。,注意：为了达到可靠地置0或置1的目的， RD和SD信号不仅要作用于从触发 器，还要同时作用于主触发器。 3 主从JK触发器功能表及逻辑符号（书上165页）,主从JK触发器功能表及逻辑符号,功能表,逻辑符号,低电平触发,在高电平处接收输入信号,在CP脉冲的高电平期间将输入信号存储于主触发器。,在CP脉冲的低电平到来时发生状态变化。,主从JK触发器,主从JK 触发器工作波形,例 设负跳沿触发的JK触发器的时钟脉冲和J、K信号的波形如图所示，画出输出端Q的波形。设触发器的初始状态为0。,在CP脉冲的高电平期间信号存储于主触发器。,在CP脉冲的低电平

12、到来时发生状态变化。,主从JK触发器,、边沿触发器 边沿触发器不仅可以克服电位触发方式的多 次翻转现象，而且仅在时钟CP的上升沿或下 降沿时刻才对输入激励信号响应，这样大 大提高了抗干扰能力。 边沿触发器： 上升沿（前沿）触发 下降沿（后沿）触发, 维持阻塞触发器 1、 维持阻塞触发器的基本工作原理 (1) 电路结构： 在钟控RS触发器基础上，增加了置0维持，置1维持和置 0阻塞，置 1阻塞4条连线。由于增加了这4条线，使得触发器仅在CP上升沿时刻发生状态转移，而在其余时间触发器状态保持不变。,维持阻塞RS触发器,0 1,1,0,1,1 0,0,1,(2) 分析维持，阻塞线的作用。 A 假设C

13、P=0时，S=0，R=1。 由于CP=0，使SD=1，RD=1，触发器状态不变. 此时，F门输出 a=0，G门输出 b=1。 CP上升沿时，由于a=0，门C输出RD=1，门E输出SD=0。 SD=0后有三个作用： （1 ）使Q=1; （2） 通过置0阻塞线封锁了C门，阻塞了Q置0； （3) 通过置1维持线反馈至G门输入端，维持了Q 置1。 CP=1期间，由于置0阻塞线和置1维持线的作用，触发器状态 不会再发生变化。,CP下降沿及CP=0期间，由于RD= 1 ，SD=1 ，触发器状态 也不会再发生变化。,维持阻塞RS触发器,1,0 1,0,1,0,1 0,1,B 假设CP=0时，S=1，R=0

14、得出a=1，b=0 当CP上升沿时，由于b=0，使得RD=0。 RD=0以后有三个作用： 将Q=0 通过置1阻塞线使SD=1，阻塞触发器为1。 通过置0维持线使a=1，维持RD=0，置Q=0。 总结：由以上分析可见，由于维持阻塞的 作用，使得触发器仅在CP上升沿时刻发生状态转 移，而在其余时间，状态均保持不变，是CP上升沿触发。,（1）维持阻塞型D触发器电路结构和逻辑符号,逻辑图,逻辑符号,预 置 端,清 零 端,1,0,1,0,0,1,1,1,1,1,1,1,1,0,SD、RD分别为直接置1和置0 信号，低电平有效。,基本RS触发器,2、维持阻塞型D触发器,SD=RD =1,0,1,1,1,

15、1,Qn+1=Qn,D,CP = 0,CP = 0 期间D信号存于Q6,2、维持阻塞型D触发器,（2）工作原理,1,1,CP由0变1,D,D,D,在CP脉冲的上升沿到来时触发器的状态改变，并与D端信号相同,SD=RD =1,2、维持阻塞型D触发器,1,1,SD=RD =1,CP=1,D,1,若Q3=0， Q4=1,0,1,1,0,置0维持线,1,0,1,2、维持阻塞型D触发器,置1阻塞线,1,1,CP=1,D,1,若Q3=1， Q4=0,1,0,0,置1维持线,1,1,SD=RD =1,1,2、维持阻塞型D触发器,置0阻塞线,1,1,维持阻塞D触发器 （3）分析结果： SD和RD为直接异步置1

16、和置0端。 当RD=0，SD=1，保证触发器可靠置0。 当RD=1，SD=0，保证触发器可靠置1。 当RD=1，SD=1时： CP=0时，触发器状态保持不变。 CP上升沿时，触发器 的状态发生转移，其次态取决于CP脉冲上升沿到达前瞬间D端的信号： CP,状态方程： Qn+1=D CP,（4）功能表及逻辑符号、状态方程： 维阻D触发器功能表,Q Q,D CP,RD,SD,维阻D触发器逻辑符号,维持阻塞D触发器工作波形,Q,1)D信号是提前2 tpd 建立时间 2)D信号保持一个tpd 保持时间 3）基本RSFF翻转要 12 tpd cp=0: tcp=0 2 tpd cp=1: tcp13 tp

17、d,3.维持阻塞D触发器脉冲工作特性,cp,D,Q,Q,t,t,h,set,T 5tpd f 1/(5tpd) = fcpmax,4.维阻FF特点 cp前接收信号;后输出信号, 下降沿触发的边沿触发器。 下降沿触发JK触发器，其中RD，SD为直接 置0和置1输入端。 基本工作原理 当RD=0，SD=1时，Q=0，实现置0。 当RD=1，SD=0时，Q=1，实现置1。 当RD=1，SD=1时： a CP=1，Q保持不变 为触发器状态转移准备条件。,b 当CP下降沿时，得 此后，触发器状态保持不变， 触发器在完成一次状态转移后，不会再发生多次翻转现象。 下降沿触发JK触发器功能表，状态方程： CP

18、,下降沿触发JK触发器功能表,下降沿触发的JK触发器逻辑符号 小结：在稳定CP=0及CP=1期间，触发器状态均维 持不变，只有在 CP下降沿到达时刻，触发 器状态才发生转移。,下降沿触发的JK触发器工作波形,Q,一、触发器功能小结： 1、触发器有 异步：基本R-S触发器 同步：（时钟控制） RS、JK、D、T 触发器 2、触发器分类： a.按功能分类：RS、JK、D、T 触发器 b.按结构和触发方式分类：,b.按结构和触发方式分类： 基本触发器(无时钟） 与非门构成：负脉冲触发 或非门构成：正脉冲触发 同步触发器：电平触发（有空翻） (2)钟控触发器 主从触发器：主从触发（无空翻有误翻) （有时钟） 边沿触发器 上升沿触发（无空翻， 下降沿触发 无误翻）,二、触发器的组成及动作特点： 、触发器必须具备和两个稳态 、触发器的状态要能够预置。（、） 、触发器必须能在外部信号激励下进行状态的转换，激励作用必须在同步控制作用下进行。 三、触发器的控制信号： 、置位（）、复位（） 、时钟脉冲信号：决定触发器状态何时转换,（）对于主从型触发器： 在信号完整的一个周期内， 正跳取样，负跳转换 （）对于维持阻塞型触发器：正跳转换 （）对于边沿型触发器：状态仅在信 号