数字电路复习

1、【题1.1】将下列二进制数转换为等值的十六进制数和等值的十进制数。(1) (10010111)2； （2） (1101101)2 (3) (0.01011111)2；（4） (11.001)2,【解】,(1) (10010111)2=(97)16=(151)10,(2) (1101101)2=(6D)16=(109)10,(3) (0.01011111)2=(0.5F)16=(0.37109375)10,(4) (11.001)2=(3.2)16=(3.125)10,【题1.2】将下列十六进制数化为等值的二进制数和等值的十进制数. (1) (8C)16 ; (2) (3D.BE)16 ; (3

2、) (8F.FF)16 ; (4) (10.00)16,【解】,(1) (8C)16=(10001100)2=(140)10,(2) (3D.BE)16=(11101.1011111)2=(61.7421875)10,(3) (8F.FF)16=(10001111.11111111)2=(143.99609375)10,(4) (10.00)16=(10000.00000000)2=(16.00000000)10,1. 数制转换,【题 1.3】将下列十进制数转换成等效的二进制数和等效的十六进制数.要求二进制数保留小数点以后4位有效数字. (1) (17)10 ； (2) (127)10 ； (

3、3) (0.39)10 ； (4) (25.7)10,(1) (17)10=(10001)2=(11)16,(2) (127)10=(1111111)2=(7F)16,(3) (0.39)10=(0.0110)2=(0.6)16,(4) (25.7)10=(11001.1011)2=(19.B)16,【解】,【题1.4】写出下列二进制数的原码和补码. （1）(+1011)2；（2） (+00110)2（3） (-1101)2；（4） (-00101)2,(1) (+1011)2的原码和补码都是01011(最高位的0是符号位),(2) (+00110)2的原码和补码都是000110(最高位的0是

4、符号位).,(3) (-1101)2的原码是11101(最高位的1是符号位),补码是10011.,(4) (-00101)2的原码是100101(最高位的1是符号位),补码是111011.,【解】,2. 逻辑函数的化简,【题 2.1】写出图中各逻辑函数式，并化简为最简与或式。,（a）,（b）,（c）,（d）,【解】,【例2.2】用最少的门电路实现图示逻辑函数，要求输入仅有原变量。,【解】由图可写出,作出该函数的卡诺图,用综合反变量法（代数法）化简,可以证明：,由图可知，该函数已是最简的。,同理也能证明,这样原式变为,于是可得如下实现方案：,采用阻塞法化简,分析卡诺图，假若将m7视为1，则有,这

5、结果显然与原功能不一致，因为它将m7也看成是“”， 而实际是“”。为此，将m7作用除掉，怎样除掉呢?,由此可见，化简时每次圈卡诺圈时均含全“”方格，则就不出现反变量，因此也就节省了非门。但在实际的逻辑问题中，逻辑函数不一定包含全“”方格（如本例）。对此可增添一个（或多个）最小项（称为阻塞项） ，并将其视为“”，求得函数F 再和阻塞项的反函数相与即可得简化的函数式。,于是可得输入只有原变量没有反变量的逻辑函数化简的方法-阻塞法。,【例2.3】化简逻辑函数，要求用最少与非门实现，且输入只含原变量。,【解】作出函数的卡诺图,按常规化简法有,由化简后的与或式可以看出，输入中含有反变量，代数法消除后实现

6、该函数需要8个与非门，其逻辑图如右所示。,用阻塞法化简,后两式中m15+ m14和m15+ m13为扩大阻塞项，利用它可以进一步简化函数。选择扩大阻塞项的原则应是包围圈中已被圈过的最小项。为使与非门最少，取函数,【例2.4 】用卡诺图化简法将下列函数化为最简与或形式。,（1）,（2）,【解】,【解】,（3）,【解】,【解】,【解】,【解】,【解】,（8）,【解】,（9）,【解】,【解】,3组合逻辑电路,【例3.1】用四选一数据选择器实现三变量多数表决器。,【解】作三变量多数表决器真值表,表决器真值表,取A2 A1为地址变量，与四选一数据选择器输出方程对比,为使F =F 则令,(2) 卡诺图法。

7、此法比较直观且简便，其方法是：首先选定地址变量；然后在卡诺图上确定地址变量控制范围，即输入数据区；最后由数据区确定每一数据输入端的连接。,(1)代数法。由真值表可得函数,由真值表得卡诺图,选定A2A1为地址变量。 在控制范围内求得Di数： D0=0, D1=A0, D2=A0, D3=1。 结果与代数法所得结果相同。,电路连接图如右所示。,【例3.2】用四选一数据选择器实现如下逻辑函数： F=(0, 1, 5, 6, 7, 9, 10, 14, 15),【解】由卡诺图法，选地址A1A0变量为AB，则变量CD将反映在数据输入端。如图所示。,【例3.3】 用8选1数据选择器74LS151设计一个函

8、数发生器电路,它的功能表如下所示:,【解】 由功能表写出逻辑式,即可得到所求电路。,【例3.4 】 右图是用两个4选1数据选择器组成的逻辑电路,试写出输出Z与输入M、N、P、Q之间的逻辑函数式。,【解】,数据选择器的逻辑函数式为,【例3.5 】 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路.输入为被减数、减数和来自低位的借位；输出为两数之差和向高位的借位信号。,【解】,设Ai为被减数、Bi为减数、Ci-1为来自低位的借位，Si为差数、Ci为向高位的借位，则可列出一位全减器的真值表。,一位全减器的真值表,由真值表得到Si和Ci的逻辑式为,令Ai=C Bi=B Ci-1=A G

9、1=1 G2A=G2B=0,即可实现1位全减器如图所示：,4.时序逻辑电路,【例4.1】设计一个产生01101001 序列码信号发生器。,【解】序列码字长为8位，因此可用8选1数据选择器实现，而其3位地址信号可由8进制计数器提供，其CP脉冲可由555多谐振荡器产生。,1） 作8选1数据选择器的地址变量与序列输出的函数关系表，由表可知Di 如下：,D0=D3=D5=D6=0， D1=D2=D4=D7=1,2） 8进制计数器采用74LS161二进制计数器通过同步置0的方式实现。,令Q2Q1Q0= A2 A1 A0，取 SN-1的Q2Q1Q0= 111状态译码产生置0信号：,模N=8, 作计数器状态

10、图。,置数输入为,3） CP脉冲可由555多谐振荡器产生，其周期和频率为：,T=1.4RC，f =1/T,由此可作出产生序列信号01101001的电路图和波形图如下。,【例4.2】设计一个能自启动的3位环形计数器。要求它的有效循环状态为100010 001 100,电路的状态转换图和次态卡诺图如下：,【解】,以上设计的电路不能自启动。为保持移位寄存器内部结构不变，只允许修改第一位触发器的输入，所以修改Q1。,【例4.4】设计一个能同时产生两组代码的信号发生器， 这两组代码分别是：L=110101和F=010110。,【解】首先用移存器74LS194 设计一个具有自启动的模6 扭环型计数器，然后

11、用一片3 - 8 译码器和与非门可实现输出组合逻辑。,1）两序列码长相同M=6，可取计数器的模N=M, 则移存器位数n 3即可。因此选一片74LS194。,3位右移扭环型计数器结构如图。,作出全部状态图，设计自启电路。,取Q0Q1Q2=101中的1进行译码，即令S1= Q2Q0 置数输入D0D1D2=011就可实现自起动。,0 1 1,2) 译码器和输出组合逻辑设计。,移存器输出为Q0Q1Q2，故选1片3 - 8 译码器74LS138。,令译码器地址CBA = Q0Q1Q2 ，根据状态图和序列码L=110101，F=010110作出函数表。,由函数表和译码器输出函数式,得：,令G1=1, G2

12、A=G2B=0, A=Q2, B=Q1, C=Q0. 再加2个与非门就可实现该逻辑电路如下图所示。,【例4.5】逻辑电路如图所示，试画出在CP作用下，0、 1、 2、和3的波形。（习题5.4.4）,【解】分析电路构成：同步RS触发器与非门构成D触发器，Q1和Q2的输出作为2-4译码器的地址输入，译码工作状态由CP信号控制。由同步RS触发器的特性方程得：,根据译码器的函数关系有：,根据触发器特性方程写状态方程：,CP,Q1,Q2,状态转换真值表,再由电路的输出方程作状态转换真值表，画出波形图：,【例4.6】分析图示电路，说明这是多少进制的计数器，两片之间是多少进制。74LS161为异步清零、同步

13、置数的4位二进制加计数器，其功能表见表7.1.4。,【解】在出现 信号以前，两片74LS161均按十六进制计数。第（1）片和第(2)片级联后计数器的模为256。当第（1）片计为2，第（2）片计为5时产生 信号，即 SN-1=(01010010)2=82，模为5162183，故为八十三进制计数器。,【例4.7】图P5.20所示电路是用二十进制优先编码器74LS147和同步十进制计数器74160组成的可控分频器，试说明当输入控制信号A、B、C、D、E、F、G、H、I分别为低电平时由Y端输出的脉冲频率各为多少。已知CP端输入脉冲的频率为10KHz。74LS147的功能表如教材表4.1.5所示。,【解

14、】由图可见，计数器74160工作在同步预置数状态，每当计数器的进位输出C1时（即Q3Q2Q1Q0 1001时），在下一个CP上升沿到达时编码器74LS147的输出状态为,74160的状态转换图如后所示：,经反向后加到74160的数据端为,依次类推便可得到下表：,由图A5.20给出的74160的状态转换图可知，当A0时74LS147的输出为,74160的数据输入端D3D2D1D0=0001, 则状态转换顺序将如图中所示，即成为九进制计数器。输出脉冲Y的频率为CP频率的1/9。,【解】 设两个相乘的数为C1 C0和B1 B0，乘积用P3P2P1P0表示，则得到如下给出的真值表。,2位二进制数乘法真

15、值表,令C1 C0B1 B0= A3A2A1A0， D3D2D1D0 = P3P2P1P0 则有：,由此可作出ROM的点阵图。,【例4.8】 用164位的ROM设计一个将两个2位二进制数相乘的乘法器电路，列出ROM的数 据表，画出存储矩阵的点阵图。,【例4.9】 用两片10248位的EPROM接成一个数码转换器，将10位二进制数转换成等值的4位8421BCD码。 （1）试画出电路连接图，标明输入和输出。 （2）当地址输入A9A8A7A6A5A4A3A2A1A0分别为0000000000、1000000000、1111111111时，两片EPROM中对应地址中的数据各为何值？,【解】 （1）分析

16、：1K8位的EPROM共有10根地址线，8根数据线。每片可构成2位8421BCD码，故将其数据位扩展即可。电路接法如图:,（2）当地址输入A9A8A7A6A5A4A3A2A1A0分别为0000000000、1000000000、1111111111时，其对应的十进制数分别为0，512，和1023。 故EPROM中对应的数据如下表：,【例4.10 】 在图示的主从JK触发器电路中,CP和A的电压波形如图中所示, 试画出Q端对应的电压波形。设触发器的初始状态为Q=0。,【解】 Q=0时，R=1; A=0,K=1,CP=1 Q=0,在CP=1期间，A=1,K=1 Q=0;,在CP=0之前， A=0,

17、K=1 Q=0; 当CP=0时Q=1; CP=1 R=0 Q=0,所以波形如图所示:,一次变化现象,【例4.11 】 试分析图(a)电路的工作原理，画出输出电压v0的波形图。其中74LS152是8选1数据选择器，74LS161为同步十六进制加法计数器。假定74LS161和反相器G1的输出电阻阻值远远小于R的阻值。74LS152各输入端的电压波形如图(b)所示。,(a),(b),【解】 74LS161工作在计数状态，低3位构成八进制计数器，在时钟信号（周期1us）不断作用下，Q2Q1Q0从000111循环不停地计数。 如果先不考虑反相器G1的输出对v0的影响，并设Q2、Q1、Q0输出的高、低电平

18、分别为VOH和0，则输出电压为,当Q2Q1Q0从000111依次循环变化时，v0将依次在,之间跳变，输出波形为不同高度的八条虚线，虚线上的每个点持续时间为1us，两个点之间的间隔为7us。,Q2Q1Q0同时又作为74LS152的输入地址，将D0D7八个输入数据的状态叠加到v0上。当Di=1时在v0上叠加（VOH为反相器G1的输出高电平），Di=0时对v0原有的数值没有影响。,在给定输入v10v17波形如图（b）的情况下，得到的v0波形如图(c)所示。因此，若将v0接至单踪示波器上，就可以同时显示D0D7八个数字信号的波形。,(b),(c),例9 试写出图示NMOS电路的逻辑函数式，并画出相应的

19、逻辑符号（NMOS管的衬底全部接地）。,解：经分析，电路的真值表如下,所以逻辑表达式为,例10 甲、乙两位同学，用一个TTL与非门（已知门的IOLmax=16mA，IOHmax=04mA）驱动发光二极管（设二极管发光时工作电流为10mA），甲接线如图（a），乙接线如图(b）试问谁的接线正确？,解: 从图可知 （a）图连接为灌电流负载，TTL与非门可灌入16mA电流，能满 足发光二极管发光时工作电流的需要； （b）图为拉电流负载，最大拉电流只有0.4mA,不能满足要求，所以连接不正确。,例 11用卡诺图法将下列逻辑函数化简为最简与或表达式,解:,由原式得,作出 的卡诺图,1,1,0,0,0,0,

20、用“圈0”法得L1,例6.2.2：试分析图示的时序逻辑电路,CP1=Q0,解：该电路为异步时序逻辑电路。,（1）写出各逻辑方程式。,时钟方程：,CP0=CP （上升沿触发）,输出方程：,各触发器的驱动方程：,（2）各触发器的次态方程：,（CP由01时此式有效）,（Q0由01时此式有效）,（3）作状态转换表,（4）作状态转换图,（6）逻辑功能分析 由状态图和时序图可知：该电路一共有4个状态00、01、10、11，在时钟脉冲作用下，按照减1规律循环变化，所以是一个4进制减法计数器，Z是借位信号。,（5）作时序图,例6.3.2 设计一个串行数据检测器。该检测器有一个输入 端X，它的功能是对输入信号进

21、行检测。当连续输入三个1 （以及三个以上1）时，该电路输出Y=1，否则输出Y=0。,解：（1）根据设计要求，设定状态:,S0初始状态或没有收到1时的状态；,S2连续收到两个1后的状态；,S1收到一个1后的状态；,S3连续收到三个1（以及三个 以上1）后的状态。,（2）根据题意可画出原始状态图：,（3）状态化简。 观察上图可知，S2和S3是等 价状态，所以将S2和S3合并， 并用S2表示，得简化状态图:,（4）状态分配。 该电路有3个状态，可以用2位 二进制代码组合（00、01、10、 11）中的 三个代码表示。本例 取S0=00、S1=01、S2=11。,（5）选择触发器。 本例选用2个D触发器。,输入、输出及次态均相同,（6）求出状态方程、驱动方程和输出方程,列出D触发器的驱动表、画出电路的次态和输出卡诺图。,输出方程：,驱动表,驱动方程：,状态方程:,（7）画逻辑图 根据驱动方程和输出方程，画出逻辑图。,（8）检查能否自启动,Q1nQ0n=10 由输出方程和状态方程得,所以电路能够自启动。,例 12 分析如图示电路： 1 画出74161的状态图