讲课录音芯片设计方案（4学时）

1、录音芯片设计,设计需求,不采用arm内核,已有基于AMBA总线设计的SDIO控制器,把PCM音频数据保存到外接的microSD卡中,要有一个模拟APB总线接口把sdio控制信号转换成APB总线信号,把PCM音频数据存储到FIFO中,目录,芯片总体框图芯片管脚说明芯片设计内容及具体实现方法芯片前端验证方法,流程图,总体框图,把PCM音频数据保存到外接的microSD卡中,管脚说明,录音芯片原理图,设计内容（1）主控逻辑,1、主控逻辑在上电启动时ResetSDIO模块以及初始化MicroSD卡；2、初始化MicroSD卡完毕之后，控制逻辑内有一ADDR寄存器，用来记录写入MicroSD卡的数据地址

2、，该地址时刻保持更新。若写入MicroSD卡的数据返回CRCError时，该ADDR寄存器提供下一个BLOCK数据的存储地址；,设计内容（2）移位寄存器逻辑,为了实现模拟APB的总线宽度，将输入的8bit数据持续写入一32bit的移位寄存器,移位寄存器一满即将数据全部写入一32bit位宽1024bytes大小FIFO中。,设计内容（3）FIFO,设置一1024bytes大小的双32bit端口的FIFO用来存储PCM码，每满一个BLOCK（512bytes）就发出DataReady脉冲信号，输出数据并存储至MicroSD卡。,设计内容（4）模拟APB接口,由于在本设计中不采用APB总线数据传输，

3、设计模拟APB接口使得控制逻辑实现对SDIO模块的操作。该模拟接口接收FIFO和控制逻辑中传输过来的数据，输出信号为：PSEL、PWRITE、PWDATA、PADDR、PENABLE，用来实现和SDIO的连接。,设计内容（5）SDIO模块,SD控制器集成于芯片内部，用以与SD卡进行通信，实现系统的SD功能扩展，支持SD卡1/4位的传输模式。在本设计中选用1位传输模式，SDIO和MicroSD之间的通过CMD、DAT0、CLK三根信号线进行数据通信。,设计实现,主控逻辑移位寄存器逻辑FIFO模拟APB接口SDIO,SD卡初始化读取卡容量等,设计实现,主控逻辑移位寄存器逻辑FIFO模拟APB接口S

4、DIO,移位寄存器逻辑,移位寄存器是一种具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的移位寄存器称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位。根据存取信息的方式不同移位寄存器可分为：串入串出、串入并出、并入串出、并入并出四种形式。,设计实现,主控逻辑移位寄存器逻辑FIFO模拟APB接口SDIO,FIFO,该FIFO的大小设置考虑如下：当FIFO中满512bytes的时候，数据向SDIOModule传输，SDIO的工作频率为128KHz，接收512bytes的数据所用的时间为5128/128000=0.032s，在这段时间

5、内FIFO所接收的ADPCM码为32kbit/s*0.032=128bytes因此只要FIFO的大小大于128+512=640单位字节。为了仿真方便，选取两片512bytes的SRAM模型,设计实现,主控逻辑移位寄存器逻辑FIFO模拟APB接口SDIO,模拟APB总线,当depth=512bytes的时候,DataReady信号置1，FIFO中数据通过模拟APB传输至SDIO，同时设置一参数m用来计算读取的数据量，当从FIFO中传输的数据达到512bytes(512BYTES*8/32=128即m=128)的时候，DataReady置0(m清0)，数据不再传输。FIFO中数据继续存储，当dep

6、th再次达到512bytes的时候，FIFO中数据再次进行传输；,模拟APB接口,控制逻辑中ADDR寄存器的值，当FIFO中每产生一个DataReady脉冲的时候加1，以随时更新数据存储地址。,模拟APB接口,采集的语音数据从MicroSD的第二个BLOCK开始存储，第一个BLOCK用来记录卡中最后记录数据的BLOCK地址POWERON的时候，由控制逻辑读取MicroSD卡中第一BLOCK中数据，如果为0，则表示此卡为空，在初始化MicroSD之前,置控制逻辑中的ADDR寄存器值为0；如果第一BLOCK内容不为0，则保持ADDR寄存器的值不变,模拟APB接口,StateTransform本设计

7、中SDIO有Idle、Ready2Trans、StandBy以及DataTrans四种状态：Idle状态为SDIO最初始状态；Ready2Trans表示初始化MicroSD卡完毕，SDIO等待数据传输；StandBy表示CMD25命令发送完毕，SDIO等待FIFO中DataReady脉冲进行数据传输；DataTrans状态表示SDIO将传输过来的数据进行存储至MicroSD操作；,模拟APB接口,模拟APB接口,SDIO处于Idle状态，SDIO配置固定不变，故PowerOn以后不需要对SDIO进行配置操作；在Ready2Trans状态，计算CMD25中Argument将要设置的addr值。,

8、模拟APB接口,当电源开启产生PowerOn信号，控制逻辑完成对SDIOModule的Reset操作以后即开始对MicroSD卡进行初始化操作。对MicroSD卡的初始化操作即为SDIO发送CMD0、CMD55、ACMD41、CMD2、CMD3、CMD7的过程，在每个CMD命令发送完毕后读取返回的RESPONSE寄存器值来判断上一个CMD命令是否正确执行，如果读取的RESPONSE值正确，则进行下一个CMD命令的发送，否则就重新发送该CMD命令，直至该CMD命令完成。,模拟APB接口,CMD25中设置的地址值从控制逻辑的ADDR寄存器中读取若CRC=101有校验错误返回，则CMD25命令中的地

9、址设置为发生数据传输错误的地址。CMD命令结束后，SDIO进入StandBy状态，等待进行数据传输；,模拟APB接口,SDIO在StandBy状态，当FIFO中的数据满512bytes的时候，输出一DataReady脉冲信号，表示数据准备传输，SDIO在接收到DataReady脉冲信号的时候，转入DataTrans状态，进行数据传输。在数据传输完毕后，若有CRC校验错误，则转入Ready2Trans状态，等待CMD25的重新发送，若没有CRC校验错误，则转入StandBy状态，等待下一个DataReady脉冲信号，再进行数据传输；,设计实现,主控逻辑移位寄存器逻辑FIFO模拟APB接口SDIO

10、,SDIO概述,SD存储卡的物理参数，引脚定义以及数据传输的协议兼容MMC卡。SD存储卡的通信是基于一个高级的九针接口（时钟线，命令线，四针数据线，三针电源线），这个接口可以工作在最大频率25MHz和低电压范围。本设计中出于低功耗的要求，采用1bit传输模式。SD控制器集成于芯片内部，用以与SD卡进行通信，实现系统的SD功能扩展。,SDIO特性,与SDMemoryCardSpecificationVersion1.01完全兼容支持SD卡1/4位传输模式支持单/多Block传输，Block的长度以及数目可以配置读写数据以及响应的CRC检查，CRC出错产生相应中断只支持一张MMC/SD卡,用到的S

11、DIO接口信号及其寄存器功能说明,SDIO寄存器定义,SDIO时钟控制寄存器,SDIO的软件复位控制寄存器,SDIO命令参数寄存器,SDIO的命令控制寄存器,SDIO的数据块长度寄存器,SDIO的数据块数目寄存器,SDIO传输模式选择寄存器,SDIO接收FIFO,DIO响应寄存器03,前端模块验证,子模块单独功能验证模块连接起来整体功能验证,子模块的划分,32位移位寄存器32256FIFOSDIO_CONTROLLERSDIO,32位移位寄存器,输入信号：Read_PCM：控制信号Data0-7：8输入数据输出信号：out_read_en：数据输出使能信号，表示已接受4个8位PCM编码并组成3

12、2位PCM码等待传输，data_out：输出32位PCM编码。,32*256FIFO,输入信号：out_read_endata_outfifo_read_en：由SDIO_CONTROLLER发送至FIFO，表示SDIO_CONTROLLER准备接受FIFO中数据。输出信号：1、data_fifo_ready：表示FIFO中已经存有512Bytes数据，2、fifo_write_date：传输至SDIO_CONTROLLER的32位ADPCM编码数据。,SDIO_CONTROLLER,输入信号：data_fifo_readyfifo_write_dataprdata：SDIO发送至控制器的读出

13、数据，APB总线32位读数据，sd_clk_enable：SDIO输出至SD卡的CLK使能信号，cmd_end：向SD卡的命名发送完毕信号；cmd_end_response：命令发送完毕，并且收到SD卡返回的response，fifo_data_req：SDIO中的TX_FIFO发送的写数据信号，data_trans_complete：一个BLOCK数据传输完毕信号。,SDIO_CONTROLLER(2),输出信号：card_full：卡内数据已满信号，表明SD卡已满，停止接受ADPCM数据，penable：使能信号，高电平使能，低电平禁止，psel：模块选择信号，高电平选中，pwrite：写信号，低电平表示从数据寄存器读数据，高电平表示写数据到数据寄存器，paddr：8位地址信号，输入地址，pwdata：写入数据，APB总线32位写数据。,SDIO,该模块的外部信号主要用来和SDIO_CONTROLLER通信，在此基础上，外部添加CMD、CLK、DAT0（1位数据传输模式）三根信号线，用来实现和SD卡的连接。,模块连接起来整体功能验证,32位移位寄存器32256FIFOSDIO_CONTROLLERSDIO在上述子模块基础上需要加入SD模型来仿真验证,仿真验证时几点基本注意事项,Timescale时钟精度的设置要放在文件列表的最前面，也可以每个文件最上面标明，否则报