CH3 内部存储器(1)

1、,第三章 内部存储器（1）,马 慧 麟 M 中央民族大学 信息工程学院,本章主要内容,3.1 存储器概述 3.2 SRAM存储器 3.3 DRAM存储器 3.4 只读存储器ROM 3.5 并行存储器 3.6 cache存储器,3.1 存储器概述,3.1.1 存储器分类 3.1.2 存储器的分级结构 3.1.3 主存储器的组成和设计 3.1.4 主存储器的技术指标,3.1.1 存储器分类,存储器 是计算机系统中的记忆设备，用来存放程序和数据。 一、 按存储器的读写功能分 只读存储器(ROM：Read Only Memory)： 存储的内容是固定不变的，只能读出而不能写入的半导体存储器。常用于固化

2、字库和操作系统等。 随机读写存储器 (RAM：Random Access Memory)： 既能读出又能写入的半导体存储器。 静态SRAM：以触发器原理寄存信息。 动态DRAM：以电容充放电原理寄存信息。,存储器分类,二、 按存储介质分类 半导体存储器：用半导体器件组成的存储器。 双极性（TTL）存储器 场效应管（CMOS）存储器 磁表面存储器：用磁性材料做成的存储器。 光盘存储器：用激光在记录介质上进行读写的存储器。,存储器分类,三、 按信息的可保存性分类 非永久记忆（易失型）的存储器： 断电后信息即消失的存储器。 半导体存储器为易失型的存储器 永久记忆性（非易失型）存储器： 断电后仍能保存

3、信息的存储器。 磁表面存储器和光盘存储器为永久记忆的存储器,存储器分类,四、按在计算机系统中的作用分 主（内）存储器 辅助(外)存储器 高速缓冲存储器（内）（Cache）,3.1.2 存储器的分级,一、多级存储器体系结构 从容量、速度和成本三方面考虑，存储器分级实现,高,低,大,小,速 度 和 成 本,容 量,二、存储器的用途和特点,1、高速缓冲存储器Cache 高速存取指令和数据 存取速度快，但存储容量小。 2、主存储器主存 存放计算机运行期间的大量程序和数据 存取速度较快，存储容量不大。 3、外存储器外存 存放系统程序和大型数据文件及数据库 存储容量大，位成本低，速度慢。,3.1.3 主存

4、储器的技术指标,相关术语: 存储元（位）: 存储器中最小的存储单位，它可存储一个二进制代码“0”或“1”。 存储单元：若干个存储元组成一个存储单元。 存储器：由许多存储单元组成一个存储器。 存储地址：存储单元的编号.,相关术语:,字存储单元：可以存放一个机器字长（如:字长32位，通常为8的倍数）的存储单元。 字地址：字存储单元地址。 字数：字存储单元的个数 字节存储单元：可以存放一个字节（8个比特)的存储单元。 字节地址：字节存储单元的地址。,主存储器的技术指标,一、存储容量：在一个存储器中可以容纳的存储单元总数，常用单位为字节数 B（1Byte = 8Bit）或字数（一个机器字包含若干字节）

5、 1KB = 1024 = 210 1MB = 1024KB = 220 1GB = 1024MB = 230 1TB = 1024GB = 240,存储容量的几种表示方法：,1、 存储容量 = 字数 x 字长（bit位） 如： 1K x 8：字数(字存储单元的个数)为1K,字长为4bit位 存储容量 = 字数 x 字长（bit位） = 1K x 8 =8k(bit)=1kB（字节） 2、 存储容量 = 字节数 x 8 (bit) 3、 存储容量 = 字节数 (Byte) 如：256KB（ Byte:字节数） 4GB （ Byte:字节数）,主存储器的技术指标,二、存取时间：启动到完成一次存储

6、器操作（读或写）所经历的时间，单位为 三、存储周期：连续启动两次操作所需间隔的最小时间 ， 单位为。存储周期略大于存取时间。 因为连续操作必须保留间隔时间。 四、存储器带宽：单位时间里存储器所存取的信息量, 单位为位/秒，字节/秒,3.1.4 主存储器和CPU的连接,三类总线： 地址线（A BUS） 数据线（D BUS） 控制线（C BUS）：读/写，片选等 单向总线：信息只能向一个方向传送。 双向总线：信息可以分两个方向传送,既可以存数据,也可 以取数据。 以CPU为主体，存也叫做“写”，取也叫做“读”,CPU,主存,D,A,C,3.1.5 半导体存储器的基本组成,(1) 主存的组成 在一个

7、芯片内集成有记忆功能的存储矩阵、译码驱动器、读写电路，控制电路等 (2) 主存的工作方式 一般是按地址存取， 存即写入（Write） 取即读出（Read）,半导体存储器的组成部分,存 储 器,读/写 电路,译码 驱动,控制电路,CPU,主存的组成部分作用,存储器:有记忆功能的存储矩阵 译码驱动器：把从地址总线送来的地址信号翻译成对应的存储单元的选择信号。 读/写电路：在控制电路的控制下完成被选中单元的读和写。 控制电路：控制电路实现读还是写,总线类型,地址线（ABUS）：单向，其位数与芯片容量有关 数据线（DBUS）：双向，其位数与芯片可以读出或写入的数据位数有关。 地址线和数据线的位数共同反

8、映存储芯片的容量。 如：10根地址线，8根数据线，存储元地址（编号）有210个 则芯片的容量为210X8=8Kb=8KB 控制线（CBUS）：读/写线和片选线 读/写线；决定芯片的读或写 片选：选择存储芯片，因为半导体存储器是由许多芯片构成。,3.2 SRAM存储器,RAM根据信息存储的机理不同可以分为两类： 静态读写存储器(Static RAM ：SRAM)：存储位元是一个触发器，它具有两个稳定的状态，存取速度快，存储容量小。 动态读写存储器(Dynamic RAM ：DRAM)：存储位元是由一个MOS晶体管和电容器组成的记忆电路，存取速度慢，存储容量大。 3.2.1 基本的静态存储元阵列3

9、.2.2 基本的SRAM逻辑结构3.2.3 读/写周期波形图,3.2.1 基本的静态存储元阵列,地址译码的两种方式 单译码 ：适用于小容量存储器。只需一个地址译码器 双译码 ：适用于大容量存储器 。需要X向和Y向两个译码器。 双译码和单译码方式相比增加一个译码器，但减少了译码输出选择线的数目。,单译码方式,6-64译码器，如: 当A5 A4A3A2A1A0=000000时当选择线0为1，其他选择线为0， 打开了第一行存储单元（4个存储元）的输入与非门，数据通过数据输入线写入第一行的存储单元，或通过数据输出线读出数据。此时其它63个存储单元的选择线为0，被关闭，数据不能被读/写。,64X4位SR

10、AM 字数:64 字长：4位,3.1.2 基本SRAM结构-双译码方式,32KX8位SRAM 字数:32K（215） 字长：8位,行译码器:8-256译码器 列译码器:7-128译码器 双译码：减少选择线的数目 数据线：I/O0-I/O7 容量：256X128X8位,：片选信号,：写信号,：读信号,读与写的互锁逻辑,写控制,读控制,：片选信号,：写信号,：读信号,门G1和G2是互锁的，一个开启时另一个必定关闭，这样保证了读时不写，写时不读。,3.2.3 读/写周期波形图,读周期 读出时间tAQ 读周期时间tRC,写周期波形图,写周期 写周期时间tWC 写时间tWD,存取周期 =读周期时间tRC

11、 = 写时间tWD,例题,例1 图3.5(a)是SRA的写入时序图。其中R/W是读/写命令控制线，当R/W线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图3.5(a)写入时序中的错误，并画出正确的写入时序图,3.3 DRAM存储器,3.3.1 DRAM存储位元的记忆原理3.3.2 DRAM芯片的逻辑结构3.3.3 读/写周期、刷新周期3.3.4 存储器容量的扩充3.3.5 高级的DRAM结构3.3.6 DRAM主存读/写的正确性校验,3.3.1 DRAM存储位元的记忆原理,DRAM靠电容存储电荷的原理来寄存信息的。 如电容上有足够多的电荷表示存“1”，电容上无电荷表示存“0”

12、。 电容上的电荷一般只能维持12ms，因此即使电源不掉电，信息也会自动消失。为此，必须在2ms内对其所有存储单元恢复一次原状态，这个过程叫做再生或刷新。 刷新操作:为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断进行充电，补足电容的信息电荷的过程。 动态DRAM与静态RAM相比，具有集成度高，功耗低,价格低的特点，目前被广泛应用，但是速度比SRAM慢。,DRAM存储器的存储位元,由一个MOS晶体管和电容器组成的记忆电路,读/写原理,刷新操作:,刷新操作:为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断进行充电，补足电容的信息电荷的过程。 动态MOS存储器一般采用“读出”方式进行

13、刷新，即将存储器中的原信息先读出，再由刷新电路放大并写回去的再生过程。 刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期，如8ms。,3.3.2 DRAM芯片的逻辑结构,1M4位DRAM芯片的管脚图，其中有两个电源脚、两个地线脚，为了对称，还有一个空脚（NC）。,芯片的逻辑结构图,芯片的逻辑结构图,芯片的逻辑结构与SRAM不同,（1）增加了行地址锁存器和列地址锁存器。由于DRAM存储器容量很大，地址线宽度相应要增加，这势必增加芯片地址线的管脚数目。为避免这种情况，采取的办法是分时传送地址码。若地址总线宽度为10位，先传送地址码A0A9，由行选

14、通信号RAS打入到行地址锁存器；然后传送地址码A10A19，由列选通信号CRS打入到列地址锁存器。芯片内部两部分合起来，地址线宽度达20位，存储容量为1M4位。 （2）增加了刷新计数器和相应的控制电路。DRAM读出后必定刷新，而未读写的存储元也要定期刷新，而且要按行刷新，所以刷新计数器的长度等于行地址锁存器。刷新操作与读/写操作是交替进行的，所以通过2选1多路开关来提供刷新行地址或正常读/写的行地址。,3.3.3 读/写周期、刷新周期,读周期,写周期,写周期,刷新周期,DRAM存储位元是基于电容器上的电荷量存储，这个电荷量随着时间和温度而减少，因此必须定期地刷新，以保持它们原来记忆的正确信息。

15、 刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期，如8ms。 刷新操作常有三种刷新方式： 集中式刷新 分散式刷新 异步式刷新,集中式刷新：,在整个刷新间隔内，前一段时间集中进行读/写周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而集中逐行刷新整个存储器，会集中出现死区。 例如刷新周期为8ms的内存来说，所有行的集中式刷新必须每隔8ms进行一次。为此将8ms时间分为两部分：前一段时间进行正常的读/写操作，后一段时间做为集中刷新操作时间。,W/R,W/R,W/R,REF,REF,集中 刷新,8ms,分散式刷新,把一个存储系统周

16、期tc分为两半，周期前半段时间tm用来读/写操作或维持信息，周期后半段时间tr做为刷新操作时间。系统速度下降太多,8ms,W/R,REF,W/R,REF,分散 刷新,异步式刷新：,方式是前两种方式的结合， 特点：边读写边刷新，读写周期执行若干次刷新一行（停止一个读写周期），例如p72图3.7所示的DRAM有1024行，如果刷新周期为8ms，则每一行必须每隔8ms1024=7.8us进行一次。 不会集中出现死区，系统速度不会下降太多。如若把刷新时间安排在CPU不访问主存的时间段，则可以不存在死区。,7.8 s,7.8 s,W/R,W/R,W/R,REF,W/R,W/R,W/R,REF,异步 刷新

17、,8ms,例题,例如:刷新周期(间隔)为2ms, 读写周期为0.5s, 每刷新一行也是0.5s, 画出128*128芯片的三种刷新方式下的时间分配图, 并计算实际的刷新周期.,2ms,15.5 s,15.5 s,W/R,W/R,W/R,REF,W/R,W/R,W/R,REF,2ms(2000 s),W/R( 3872周期 1936s),REF (128周期64 s),2ms,W/R,REF,W/R,W/R,W/R,REF,REF,W/R,REF,128 s全部刷新一遍,集中 刷新,分散 刷新,异步 刷新,0.5 s,小结：DRAM和SRAM的比较,DRAM 内存发展史,SIMM ：80286机

18、直接固化在主板上，而且容量只有64 256KB FPM DRAM： 1988 1990 年，386和486时代（16bit ） EDO DRAM ：1991 年到1995 年之间盛行 CDRAM: SDRAM ： Rambus DRAM ： DDR SDRAM(Dual Date Rate SDRAM)： DDR2： DDR3： DDR4： ,3.3.5 高级的DRAM结构,1、FPM DRAM 快速页面模式的动态随机存取存储器（Fast Page Mode DRAM，FPM DRAM）是在个人电脑中最常见的一种动态随机存取存储器。 页：行地址相同的若干列组成的存储单元的组合。 页面模式动态随

19、机存取存储器可以直接访问RAM的某一行而不必频繁的重新指定这一行。当列地址控制器（CAS）信号变为要读取一系列邻近的记忆单元时，行地址控制器（RAS）信号仍然保持有效。这样减少了访问时间并且降低了电能需求。 目前已经淘汰,2、CDRAM,2、CDRAM(Cache DRAM)DRAM的功耗低，价格低，集成度高，适合做较大容量的主存，但是速度慢；SRAM的功耗大，价格高，不适合做较大容量的存储器，但速度快。 CDRAM称为带高速缓冲存储器（cache）的动态存储器，它是在通常的DRAM芯片内又集成了一个小容量的SRAM，从而使DRAM芯片的性能得到显著改进。,CDRAM,Cache存储器一直是人

20、们解决主存速度瓶颈的最有效手段之一。 由于程序的局部性原理，在一个较短的时间间隔内，CPU要访问的地 址往往集中在存储器的一个很小的逻辑地址空间中。根据这一事实，可以在CPU和 主存之间设置一个高速的但容量相对较小的存储器，把正在执行的指令地址附近 的一部分指令或数据从主存调入这个存储器，供CPU在一段时间内使用，这样可以 大大提高程序的运行速度。 这种高速但容量较小的存储器叫做Cache。 由于SRAM的特点，使得它的主要作用就是用来充当Cache RAM。 一种方法，CPU 的设计者们把SRAM集成到CPU内部，例如Pentium CPU都带有二级Cache或三级Cache。(3.6内容)

21、 另 一方法，设计者们在普通的DRAM芯片上集成一些SRAM存储单元和逻辑控制电路以 作为内部的Cache RAM，采用这种方法制作的DRAM被称为CDRAM（Cached DRAM）。 Cache和DRAM之间通过内部总线相连。这样，从总体上来看，CDRAM具有较高的速 度，而其成本却比分立的Cache RAM加DRAM要低很多。,3、SDRAM,3、SDRAM SDRAM是Synchronous Dynamic Random Access Memory（同步动态随机存储器）的简称，是前几年普遍使用的内存形式。 SDRAM采用3.3v工作电压，带宽64位，SDRAM将CPU与RAM通过一个相

22、同的时钟锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作，与 EDO内存相比速度能提高50。 SDRAM基于双存储体结构，内含两个交错的存储阵列，当CPU从一个存储体或阵列访问数据时，另一个就已为读写数据做好了准备，通过这两个存储阵列的紧密切换，读取效率就能得到成倍的提高。 SDRAM不仅可用作主存，在显示卡上的显存方面也有广泛应用。 SDRAM曾经是长时间使用的主流内存，从430TX芯片组到845芯片组都支持SDRAM。但随着DDR SDRAM的普及，SDRAM也正在慢慢退出主流市场。,4、DDR RAM,DDR是一种继SDRAM后产生的内存技术，DDR，英文原意为“Do

23、ubleDataRate”，顾名思义，就是双数据传输模式。 一般的SDRAM都是“单数据传输模式”，这种内存的特性是在一个内存时钟周期中，在一个方波上升沿时进行一次操作(读或写)， DDR则引用了一种新的设计，其在一个内存时钟周期中，在方波上升沿时进行一次操作，在方波的下降沿时也做一次操作，在一个时钟周期中，DDR则可以完成SDRAM两个周期才能完成的任务，所以理论上同速率的DDR内存与SDR内存相比，性能要超出一倍，可以简单理解为100MHZ DDR=200MHZ SDR。 DDR2内存将拥有800、1000MHz两种频率 DDR3内存的频率是1600MHz,3.4 只读存储器和闪速存储器,

24、3.4.1 只读存储器ROM ROM叫做只读存储器。顾名思义，只读的意思是在它工作时只能读出，不能写入。然而其中存储的原始数据，必须在它工作以前写入。 它的最大优点是具有不易失性。 根据编程方式不同，ROM通常分为三类： 掩膜型只读存储器（MROM） 一次可编程只读存储器（PROM） 多次可擦除可编程只读存储器（EPROM）,只读存储器,（1）掩膜型只读存储器（MROM） 数据在芯片制造过程中就确定 ；(行和列的交叉处有MOS为1，没有为0) 特点：可靠性和集成度高，价格便宜；不能重写。 （2）一次可编程只读存储器（PROM） 用户可自行改变产品中某些存储元；（存1，保留MOS ; 存0，熔断MOS） 特点：可以根据用户需要编程 ；只能一次性改写。 （3）多次可擦除可编程只读存储器（光擦除EPROM和电擦除EEPROM） 特点：可以用紫外光照射或电擦除原来的数据，然后再重新写入新的数据；可以多次改写ROM中的内容.,1、 掩模ROM的阵列结构和存储元,2、EPROM,EPROM叫做光擦除可编程可读存储器。它的存储内容可以根据需要写入，当需要更新时将原存储内容抹去，再写入新的内容。,3、EEPROM