LTPS工艺流程与技术.ppt

1、LTPS工艺流程与技术,AMOLED Zhao Ben Gang,2,a-Si 快速热退火;高温腔体或低能量激光去氢,FTIR检测氢含量,17,缓冲层作用: 1.防止玻璃中的金属离子(铝,钡,钠等)在热工艺中扩散到LTPS的有源区,通过缓冲层厚度或沉积条件可以改善多晶硅背面的质量; 2.有利于降低热传导,减缓被激光加热的硅冷却速率,利于硅的结晶,18,SiO2, SiO2/SiNx,19,四乙氧基硅烷,20,high cost,21,TEOS oxide具有低针孔密度，低氢氧含量，良好的台阶覆盖性。,22,SiNx: 1.具有高的击穿电压特性 2.具备自氢化修补功能 3.与多晶硅的界面存在过多

2、的缺陷和陷阱，易产生载流子捕获缺陷和 阈值电压漂移，可通过SiO2/SiNx克服,绝缘层选择,广泛应用于非晶硅栅绝缘层,SiO2: 1.台阶覆盖性 2.与多晶硅界面匹配, 应力匹配,23,一般采用SiNx，SiO2,而SiO2/SiNx结构可以得到良好的电学特性，和氢化效 果,24,25,结晶技术,26,ELA (Excimer Laser Annel),Sony公司提出，现在大部分多晶硅TFT公司采用line beam工艺。,Line Beam Scan mode,现在技术：XeF,27,晶化效果,a-Si,P-Si,28,Partially melting regime,Near-comp

3、lete melting regime,Mechanism of ELA,Complete melting regime,29,MIC通过质量分析装置控制注入剂量,均匀度2%,离子云注入机离子束线状, 电流束较长, 产能较高,成本低;通过法拉第杯控制注入剂量,均匀度5%,35,LDD,方块电阻小于10K欧姆/,方块电阻40K-100K欧姆/,36,LDD作用：抑制“热载流子效应” 以较低的注入量在源极/漏极端与沟道之间掺杂,形成一浓度缓冲区,等效串联了一个大电阻,水平方向电场减少并降低了电场加速引起的碰撞电离产生的热载流子几率 注入剂量过少则造成串联电阻过高,使迁移率下降;注入剂量过多则会失去

4、降低漏极端边缘电场强度的功能.,37,38,Repair broken bonds damaged in ion doping Increase conductance of doping area,39,氢化处理的目的 多晶硅晶粒间存在粒界态，多晶硅与氧化层间存在界面态，影响晶体管电性。氢化处理以氢原子填补多晶硅原子的未結合鍵或未飽和鍵，粒界态，氧化层缺陷，以及界面态，来减少不稳态数目，提升电特性：迁移率，阈值电压均匀性等。,氢化处理方法 1.等离子体氢化法：利用含氢的等离子体直接对多晶体和氧化层做 处理 2.固态扩散法：SiNx薄膜作为氢化来源，特定温度烘烤使氢原子扩散进入多晶体和氧化层,

5、氢化工艺,40,41,42,LTPS的主要设备,TEOS CVD,激光晶化设备,离子注入机,快速热退火设备,ICP-干刻设备,HF清洗机,PVD,光刻机,湿刻设备,干刻设备,CVD,共用产线 设备,LTPS 设备,43,OLED 蒸镀封装,离子注入机,AOI,快速热退火设备,激光晶化设备,磨边清洗机,44,45,FFS( Fringe-Field Switching )&IPS(In-Plane Switching),2020年7月,46,LTPS-TN,LTPS-OLED,LTPS-IPS,47,Gate,Active,SD,Passivation,ITO Pixel,Poly（多晶硅刻蚀）

6、,CHD（沟道掺杂）,M1 （gate层）,ND（n+掺杂）,PD（ p+掺杂）,M2 （SD层）,PV （passivation）,Via 1（过孔1）,RE（反射电极）,PDL（像素定义层）,Spacer,a-Si 工艺,Via 2 （平坦化层）,Poly（多晶硅刻蚀）,CHD（沟道掺杂）,M1 （gate层）,ND（n+掺杂）,PD（ p+掺杂）,M2 （SD层）,PV 2（passivation）,Via 1（过孔1）,ITO1,Via 2 （平坦化层）,ITO2,LTPS-IPS,LTPS-OLED,48,玻璃基板,Glass,玻璃投入,清洗,LTPS process flow,预处

7、理,49,RTA System Overview,Model：YHR-100HT,CST Port（3个）,CST Robot（1个）,Chamber （2个）,Cooling stage（4层）,50,沉积缓冲层有源层,Glass,PECVD缓冲层+有源层,有源层,缓冲层,去氢,防止氢爆,清洗,51,多晶硅晶化,Glass,晶化,多晶硅测量,XRD,RAMAN,SEM,AFM,MIC,UV SLOPE,Spin clean,52,P-Si刻蚀(mask1),Glass,光刻,Driver area,Pixel area,P-channel,N-channel,干刻P-Si,去胶,53,P-S

8、i刻蚀(mask1),Taper 49,54,PR,沟道掺杂(mask2),B+,P-channel,N-channel,Channel doping,光刻,补偿vth,Glass,Driver area,Pixel area,P-channel,N-channel,去胶,55,沟道掺杂,56,PR,N+ 掺杂(mask3),Glass,P-channel,N-channel,PHX+,N+ doping,第3次光刻,灰化,去胶,Driver area,Pixel area,57,N+ 掺杂(mask3),58,GATE Insulator,PECVD GI,Driver area,Pixel

9、 area,P-channel,N-channel,Spin 清洗,Glass,59,PR,PR,PR,PR,Gate层（mask4）,Glass,Gate 成膜,Driver area,Pixel area,P-channel,N-channel,Spin 清洗,光刻,PR,60,Gate 刻蚀(干刻),Driver area,Pixel area,Glass,P-channel,N-channel,ECCP干刻,去胶,61,Gate 刻蚀(干刻),Taper 53,GI loss350A,Taper 46,GI loss0A,62,LDD掺杂 Gate掩膜,PHX+,LDD Doping,

10、LDD Doping,P-channel,N-channel,LDD,Glass,Driver area,Pixel area,63,PR,PR,Glass,B+ Doping,P-channel,N-channel,P+ 掺杂(mask5),P+ doping,第5次光刻,灰化,去胶,Driver area,Pixel area,64,P+ 掺杂,65,ILD成膜与活化（氢化）,Glass,Driver area,Pixel area,P-channel,N-channel,BHF清洗,ILD成膜,活化(氢化）,66,Via1(mask6),Glass,Driver area,Pixel a

11、rea,P-channel,N-channel,光刻,ICP刻蚀,去胶,67,通孔刻蚀,68,通孔刻蚀,69,SD层(mask7),Glass,Driver area,Pixel area,P-channel,N-channel,BHF清洗,SD成膜,光刻,ECCP干刻,去胶,Metal anneal,70,Power Ar 成膜温度,SD成膜,71,SD 干刻,72,Passivation层(mask8),Glass,Driver area,Pixel area,P-channel,N-channel,清洗,SiNx成膜,光刻,ICP or RIE,去胶,73,Passivation层,74

12、,平坦化层(mask9),清洗,涂布有机膜,光刻,Glass,Driver area,Pixel area,P-channel,N-channel,75,平坦化层,LTPS（TN）,LTPS-OLED,LTPS-IPS,76,像素电极,清洗,Glass,Driver area,Pixel area,P-channel,N-channel,ITO镀膜,77,电极刻蚀(mask10),光刻,去胶,退火,湿刻,Glass,Driver area,Pixel area,P-channel,N-channel,LTPS-TN array 完成,78,反射电极,清洗,Ag镀膜,Glass,Driver a

13、rea,Pixel area,P-channel,N-channel,ITO镀膜,ITO镀膜,79,电极刻蚀(mask10),光刻,去胶,退火,湿刻,Glass,Driver area,Pixel area,P-channel,N-channel,80,电极刻蚀(mask10),81,PDL/Spacer层(mask11/12)for OLED,Glass,Driver area,Pixel area,P-channel,N-channel,82,PDL/Spacer层(mask11/12),LTPS-OLED array 完成,83,ITO1电极,清洗,Glass,Driver area,Pixel area,P-channel,N-channel,ITO1层,84,PV2电极,清洗,Glass,D