CPLD技术及应用.ppt

1、1,CPLD技术及应用,主讲教师：周 伟,成都理工大学核自院测控系,2,教材及参考文献,VHDL实用教程 电子科技大学出版社，潘松主编 FPGA原理、设计与应用 天津大学出版社，赵雅兴主编 VHDL语言程序设计及应用 北京邮电大学出版社，姜立东主编 CPLD/FPGA的开发与应用 电子工业出版社，徐志军主编 其他可编程器件方面的教材、文章等。,3,本课程学习方法小议,本课程前期基础课程是数字电路等课程 这方面掌握不够理想的请自己重新复习。,本课程是一门实践性、应用性很强的学科 努力学好课堂知识的同时，更要培养动手能力。,硬件/软件同样重要，不可偏废 硬件是基础，软件是外表及思想。,预习、听课、

2、复习、作业、实验环环都重要 掌握科学的学习方法。,请各班班长去教材科领实验指导书。,4,参考教材,5,实验指导书,6,作业与答疑,作业,答疑 办公室：核自院楼316 E-Mail： 电 话：89566414,7,课堂授课时间分配：（20学时）,第1讲 可编程逻辑器件基础 3,第2讲 硬件描述语言VHDL初步 8,第3讲 组合逻辑电路设计 3,第4讲 时序逻辑电路设计 3,第5讲 有限状态机设计 3,包括第37章的内容,8,可编程逻辑器件基础,第一讲,9,绪 论,自20世纪60年代以来，数字集成电路已经历了从SSI、MSI到LSI、VLSI的发展过程。20世纪70年代初以1K位存储器为标志的大规

3、模集成电路（LSI）问世以后，微电子技术得到迅猛发展，集成电路的集成规模几乎以平均每12年翻一番的惊人速度迅速增长。,10,标准逻辑器件,微处理器与微控制器,目前，有以下三种集成逻辑器件可供选用：,包含：TTL74/54系列和CMOS4000/4500/74HC系列的器件。,特点：中、小规模集成电路、速度快、型号系列齐全、厂家 众多、价格便宜。,不足：实现复杂的逻辑功能时，电路庞大、连线增多、可靠 性降低。,特点：大规模、超大规模集成电路、其性能已不能单凭器件 本身的电路结构评估，需要配备相应的软件才能形成 一个整体。,不足：在某些对工作速度有特别要求的场合，此类器件的弱 点就表现出来。,11

4、,专用集成电路ASIC,ASIC是面向用户实用目的而专门设计的一种集成电路，其宗旨在于优化电路的性能，提高电路的集成度，增强电路芯片的接口能力，同时，其设计周期和开发成本又为用户能接受。通常电路逻辑功能复杂。,包括：,1. 标准单元,2. 宏单元,3. 门阵列,4. 可编程逻辑器件PLD,12,数字电路中由18片IC组成的数字钟,13,数字电路中由18片IC组成的数字钟,14,单片IC（单片机）电子钟,15,单片IC（FPGA）电子钟,16,三类器件的主要性能指标比较,17,讲 授 提 纲,基本概念 GAL、FPGA/CPLD等器件特点 Altera和Xilinx厂家产品介绍 ISP和JTAG

5、技术,18,0. 基本概念,EDA电子设计自动化 ASIC专用集成电路 FPGA现场可编程门阵列 CPLD复杂可编程器件 GAL通用阵列逻辑 ISP在系统可编程 JTAG联合测试行动小组,P1,19,1. 电子设计自动化EDA,P12,EDAElectronic Design Automation,概念由来,电子设计自动化EDA是从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）、CAE（计算机辅助工程）等概念发展而来。,发展历程,电子CAD阶段,20世纪70年代，属EDA技术发展初期。利用计算机、二维图形编辑与分析的CAD工具，完成布图布线等高度重复性的繁杂工作。

6、典型设计软件如Tango布线软件。,20,计算机辅助工程设计（CAE）阶段,20世纪80年代初，出现了低密度的可编程逻辑器件（PAL和GAL），相应的EDA开发工具主要解决电路设计没有完成之前的功能检测等问题。 80年代后期，EDA工具已经可以进行初级的设计描述、综合、优化和设计结果验证。,电子设计自动化（EDA）阶段,21,EDA概念发展,EDA广义定义：,半导体工艺设计自动化、 可编程器件设计自动化、 电子系统设计自动化、 印刷电路板设计自动化、 仿真与测试、故障诊断自动化 形式验证自动化,统称为EDA工程,22,EDA技术设计方法,例如：设计一矩形波发生系统。,23,传统方法与EDA方法

7、比较,24,. 至顶向下（Top-to-Down Design）设计方法,. 至底向上设计方法,首先确定可用的元器件，然后根据这些器件进行逻辑设计，完成各模块后进行连接，最后形成系统。,自上而下是指将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模快，层层分解，直至整个系统中各个子系统关系合理，并便于逻辑电路级的设计和实现为止。自上而下设计中可逐层描述、仿真，保证满足系统指标。,25,EDA技术极大地降低硬件电路设计难度，提高设计效率，是电子系统设计方法质的飞跃。,小 节EDA技术,实现载体：大规模可编程逻辑器件PLD 描述方式：硬件描述语

8、言HDL 设计方法：自上至下（Top to Down) 设计工具：开发软件、开发系统 硬件验证：实验开发系统,26,2. 专用集成电路ASIC,ASICApplication Specific Integrated Circuit,专用集成电路专门限定的某一种或某几种特定功能的产品或应用而设计的芯片。,基本概念,ASIC分类,全定制芯片内部各种掩膜全部是按特定功能专门制造， 用户不能更改。 半定制芯片内部预制好晶体管单元电路，只乘金属连线 层的掩膜有待按照具体要求进行设计和制造。 可编程用户可以用开发工具按照自己的设计对可编程器 件编程，以实现特定逻辑功能。,27,ASIC发展趋势,最小尺寸越

9、来越小,28,集成度越来越高,29,速度越来越快,30,降低了产品的成本。用ASIC来设计和改造电子产品大幅度地减少印制板的面积和接插件，减低装配和调试费用 提高产品的可靠性 提高了产品的保密程度和竞争能力 降低了电子产品的功耗 提高电子产品的工作速度 大大减少了电子产品的体积和重量 工艺先进 用户可编程性及在系统升级 有利于芯片研发,ASIC主要特点,31,可编程模拟集成电路,其可以实现的功能为： 1）信号调理（对信号放大、衰减、滤波） 2）信号处理（对信号进行求和、求差、积分运算） 3）信号转换（对信号进行AD和DA转换）,值得一提的是，美国Lattice公司在1999年推出了一种基于IS

10、P技术的可编程模拟电路（ispPAC），它也可以使用开发软件进行模拟电路仿真，然后通过一个编程电缆下载至芯片中。,32,3.可编程逻辑器件PLD,可编程逻辑器件（Programmable Logic Device）简称PLD，是由“与”阵列和“或”阵列组成，能有效的以“积之和”的形式实现布尔逻辑函数。,基本概念,基本类型,. 可编程只读存储器PROM,. 可编程逻辑阵列PLA,. 可编程阵列逻辑PAL,. 通用阵列逻辑GAL,33,. 可编程只读存储器PROM,PROM内部结构为“与”阵列固定，“或”阵列可编程。,2N输入组合,查表输出,34,. 可编程逻辑阵列PLA,PLA内部结构为“与”、

11、“或”阵列皆可编程。,2N乘积线,编程输出,35,. 可编程阵列逻辑PAL,PAL内部结构为“与”阵列可编程，“或”阵列固定。,2N乘积线,输出组合,36,应用实例,给出逻辑方程如下：,Q0=I0 + NOT（I1） I2,Q1=NOT（I0） I2 +NOT（I1）I2,Q2=NOT（I0） I1 +NOT（I1）I2 +NOT（I2）I0,思考：如何实现？,答案：此款芯片不能满足设计需要？,37,. 通用阵列逻辑GAL,GAL器件与PAL器件具有相同的内部结构，但靠各种特性组合而被区别。,GAL是美国晶格半导体公司（Lattice）为它的可编程逻辑器件注册的专用商标名称。,输出逻辑宏单元O

12、LMC（Output Logic Macro Cell）,38,输出逻辑宏单元OLMC（Output Logic Macro Cell）,一般逻辑器件,举例：GAL16V8,GAL器件,作为一种通用的可编程逻辑器件，除了“与”阵列可编程改写，还对输出端口设计了可重新改变结构和功能的输出逻辑宏单元。,输出口大多表现为缓冲器/驱动器，一旦器件定型，用户不能对它作任何改变。,39,4. 复杂可编程逻辑器件CPLD,CPLDComplicated Programmable Logic Device,结构框图,40,三大部分： I/O块，FB（功能块）和互连矩阵。,组成,特点,CPLD延伸出2个发展趋势

13、：可擦除PLD和现场可编程门阵列FPGA。,CPLD是由PAL或GAL发展而来，是由可编程逻辑的功能块围绕一个位于中心和延时固定的可编程互连矩阵构成。,不采用分段互连方式，具有较大的时间可预测性。,采用EEPROM工艺,41,5. 现场可编程门阵列FPGA,FPGAField Programmable Gate Array,FPGA内部结构,可编程I/O,可编程单元,可编程布线,42,FPGA现场可编程门阵列通常由布线资源围绕的可编程单元（或宏单元）构成阵列，又由可编程I/O单元围绕阵列构成整个芯片。,可编程逻辑功能块CLB,实现用户功能的基本单元。,可编程I/O单元,完成芯片上逻辑与外部封装

14、脚的接口，常分布在CLB的四周,可编程互连PI,采用SRAM工艺,包括各种长度的连线和可编程连接开关，将逻辑块与输入/输出块连接起来，构成特定的电路,43,6.FPGA/CPLD比较/选择/产家,逻辑块粒度不同,FPGA逻辑单元粒度小，集成度高；CPLD逻辑块大。因此，FPGA集成度一般比CPLD高。,互连结构不同,CPLD是集总式的开关互连，延时相等。而FPGA是分布式的，延时不可预测。,生产工艺不同,CPLD一般是EEPROM工艺，FPGA则是采用SRAM工艺的，因此，FPGA一般需要外挂配置芯片工作，而CPLD则不要。,44,FPGA/CPLD选择,速度与性能 逻辑利用率 延时可预测性

15、设计可更改性 配置芯片 功耗 价格/货源,FPGA/CPLD厂家,45,新一代FPGA/PLD开发软件，适合新器件和大规模FPGA的开发，将逐步取代MaxplusII。,一种最优秀的PLD开发平台之一，适合开发中小规模PLD/FPGA。,开发软件,MAX+PLUSII,QuartusII,HDL综合工具,MaxplusII Advance Synthsis：语言综合工具。,SOPC Builder：配合QuartusII，完成集成CPU的FPGA芯片的开发工作。,DSP Builder：QuartusII与Matlab的接口，利用IP核在Matlab中快 速完成数字信号处理的仿真和最终FPGA

16、实现,46,主流芯片,5v/3.3vEEPROM工艺PLD（CPLD），是Altera公司销量最大的产品，已生产5000万片，从32个到1024个宏单元。 MAX3000A是Altera公司99年推出的3.3v 低价格EEPROM工艺PLD，从32个到512个宏单元，结构与MAX7000基本一样。,MAX7000/MAX3000,47,FLEX10K是98推出的2.5v的SRAM工艺 PLD（FPGA），从3万门到25万门，主要有10K30E,10K50E,10K100E,带嵌入式存储块（EAB） 10KE目前也已使用较少，逐渐被ACEX1K和Cyclone取代。ACEX1K是2000年推出的

17、2.5v低价格SRAM工艺PLD，结构与10KE类似，带嵌入式存储块（EAB）部分型号带PLL，主要有1K10,1K30,1K50,1K100。,FLEX10K/ACEX1K,48,Altera最新一代SRAM工艺大规模FPGA，集成硬件乘加器，芯片内部结构比Altera以前的产品有很大变化。,Stratix,49,Verilog编写的一个32位/16位可编程CPU核，可以集成到各种FPGA中，Altera提供免费开发软件用于软件和硬件开发,Cyclone（飓风）,Altera最新一代SRAM工艺中等规模FPGA，与Stratix结构类似，是一种低成本FPGA系列，配置芯片也改用新的产品。,S

18、tratix GX,Mercury的下一代产品，基于Stratix器件的架构，集成3.125G高速传输接口，用于高性能高速系统设计。,Nois软处理器,代理商,Altera在中国地区代理商是骏龙科技和艾睿电子。,50,FPGA的发明者，老牌PLD公司，是最大可编程逻辑器件供应商之一。99年Xilinx收购了Philips的PLD部门。,ISE,开发软件,Xilinx公司最新的集成开发的工具,Xilinx公司早期的开发工具，逐步被ISE取代。,Foundation,ISE Webpack,Xilinx提供的免费开发软件，功能比ISE少一些，可以从Xilinx网站下载。,Web Fitter,一个

19、免费的在线开发工具，无需安装，可以开发小规模CPLD。,51,主流芯片,XC9500,Flash工艺PLD，分XC9500 5V器件、XC9500XL 3.3V器件和XC9500XV 2.5V器件。,52,SPARTAN系列,中等规模SRAM工艺FPGA 。,53,Virtex/Virtex-E,大规模SRAM工艺FPGA。,54,SpartanIII,最新一代FPGA产品，结构与VirtexII类似，90nm工艺，已于2004年量产。,代理商,Xilinx在中国地区代理商是盈丰Insight科技和华创科技。,55,小节ASIC技术,专用集成电路专门限定的某一种或某几种特定功能的产品或应用而设

20、计的芯片。,基本资源,可编程单元 输入/输出口 布线资源 片内RAM,56,7.在系统可编程ISP,ISPIn System Programmable,大规模、超大规模集成电路、其性能已不能单凭器件本身的电路结构评估，需要配备相应的软件才能形成一个整体。,软件如何录入“固化”进入器件？,方法1：编程器（Programmer）,专用编程器和通用编程器,方法2：在系统编程ISP,通过几根编程线与计算机的并行口/串口相连，在专门应用软件配合下，方便的实现程序下载。,几个概念：,2. ICP/IAP,1. 程序仿真,57,58,59,8.边界扫描技术JTAG,JTAGJoint Test Action Group,联合测试行动小组,引言,随着微电子技术、微封装技术和印制板制造技术的不断发展，印制电路板越来越小，密度和复杂程度越来越来高。面对这样的发展趋势，如果仍沿用传统的外探针测试法和“针床”夹具测试法来全面彻底的测试焊接在电路板上的器件将是难以实现的。多