第九章 多媒体处理部件和外部设备接口.ppt

1、第九章 多媒体处理部件和外部设备接口,2020/7/12,2,多媒体处理部件和外部设备接口,9.1 多媒体处理部件 9.2 蓝牙加速器BTA 9.3 串行外设接口 9.4 外部接口卡单元 9.5 UART1和UART2 9.6 USB接口 9.7 同步串行接口SSI 9.8 CMOS传感器接口CSI,3,多媒体处理部件（MMA）,许多信号处理算法需要反复操作，这种反复操作可以流水线处理。但是数据访问需要不规则寻址，这些算法包括FIR滤波、相关和FFT处理。在许多系统的实现中，这些操作占据了整个处理周期的很大部分。 多媒体加速器（MMA）使得MC9328MX1具有数字信号处理的功能，同时仍能保持

2、对系统资源和总线资源的高效利用。 MMA与ARM9处理器核（ARM920T处理器）一起组成了一个混合操作环境。这种操作环境把RISC处理器的高效、简单与数字信号处理的强大的数值计算、重复操作相结合。在MMA的关键数字信号处理操作的支持下，RISC处理器完成算法核处理。这已经应用于包括MPEG或者MP3编/解码以及语音压缩/解压中，如G723.1、CELP或者GSM中的RPE-LTP。,4,多媒体处理部件（MMA）,MMA模块由两个主要部件组成：乘法/累加器（MAC）块和离散余弦变换（DCT）块。每块各有一组控制寄存器。 ARM920T处理器使能MMA中的信号处理功能，然后这些功能通过存储器控制

3、器自动发出数据访问请求给MC9328MX1的嵌入式SRAM（eSRAM），以实现需要的功能。MMA能从eSRAM中读/写数据，输出数据存放在MMA的内部FIFO中。如果FIFO没有被清除，则MMA处理停止，因此，没有输出数据被覆盖或者丢失。,5,MMA的基本操作,存储器访问 MAC DCT/iDCT,6,多媒体处理部件和外部设备接口,9.1 多媒体处理部件 9.2 蓝牙加速器BTA 9.3 串行外设接口 9.4 外部接口卡单元 9.5 UART1和UART2 9.6 USB接口 9.7 同步串行接口SSI 9.8 CMOS传感器接口CSI,7,蓝牙加速器BTA,蓝牙是一个短距离无线链路，目标是

4、取代电缆来连接便携式或者固定电子设备。 蓝牙技术具有鲁棒性（Robustness）、低复杂度、低功耗和低成本的特点。 蓝牙工作于无需申请的2.4G ISM（工业、科学、医学）频带，同时采用了调频技术，以对抗干扰和衰减。 蓝牙系统提供点到点连接（只涉及两个蓝牙单元）或者一对多连接，这种情况下几个蓝牙单元共享信道。 蓝牙系统有射频单元、链路控制单元及一个支撑单元（该单元用于链路管理和主机终端接口地功能）。,8,MC9328MX1的BTA的主要特点,底层基带处理引擎特性； 跳频选择协处理模块； 32字（每字为16位）的位缓冲器（Rx与Tx缓冲器）； 维护本地/估计蓝牙时钟； 与位/帧时序扩展相关的访

5、问码； 可编程RF控制器支持两个RF前端； 连接到前端RF的SPI控制器； 时间、频率、包同步、最大似然序列估计（MLSE/JD）预处理器的接口检测，以提高RF的性能； 蓝牙应用计时器； 支持低功耗； IP总线接口。,9,用于BTA的引脚配置,有15个引脚用于BTA模块。其中的13个引脚是和该设备上的其他功能复用，并且一定要被配置成BTA操作。,10,唤醒模块,BTA提供一个唤醒模块以便省电。 唤醒模块由一个以32kHz的时钟计数的唤醒计数器构成。该计数器可以被软件通过设置WU_CONTROL寄存器的CLR_CNT位所复位。 通过三个唤醒寄存器可以编程掉电定时。当软件指定了一个Powerdow

6、n时，必须通过写寄存器WAKEUP1、WAKEUP_2、WAKEUP_DELTA4来建立Wake_up计数。然后写WU_CONTROL寄存器的PDE位来启动Powerdown过程。,11,蓝牙核,蓝牙核实现底层的有严格时间要求的基带子程序。 通过IP总线，蓝牙核中的大量寄存器可以被写入控制字或者用以检测蓝牙核的状态。 蓝牙核中的主要功能模块包括： IP总线接口； 序列器； 蓝牙流水线处理器； 位缓冲器； 相关器； 应用定时器； 跳频选择协处理器； Radio控制。,12,IP总线接口,蓝牙核连接到IP2.0总线。 IP总线时钟（IPS_CONT_CLK）范围为24100MHz。由于内部同步逻辑

7、的缘故，运行超出这些频率范围外的时钟会导致接口失败。 IP总线时钟与内部的8MHz时钟不同步，且要比它快。 蓝牙模块动态地插入等待状态以使IP总线时钟核内部时钟同步。,13,序列发生器,序列发生器是蓝牙核中地主要控制器。序列发生器处理其他BTA单元的所有的定时核同步任务。 序列发生器提供下列单元的控制： 蓝牙时钟； 中断产生； 顶层蓝牙流水线； 位和帧时序。,14,中断,蓝牙提供3个中断线： 一个由3个中断通过“或”逻辑组成的高电平有效的中断线。该单次中断定义为“BTsys”。 一个被称为“BTtim”的蓝牙应用定时器触发的中断； 一个在被称为“BTwui”的唤醒序列中产生的中断。,15,蓝牙

8、流水线,蓝牙核包括一个蓝牙流水线，所有低层次的处理在该流水线过程中由专用的硬件完成。流水线单元由序列器控制，然而，每一个单元包括一个附加的小控制器，以独立地实现其功能。这些流水线单元通过专用串行线来通信，当数据有效时，控制由请求/应答方式来完成。 流水线包括4个单元，用于处理输入核输出蓝牙包： HEC/CRC产生器核校验器； 加密和解密引擎； 白化核解白化逻辑； FEC编码和解码。,16,蓝牙包格式,17,位缓冲器,位缓冲器是一个512位的存储空间，有4种不同的用途，且是软件可访问的，被排成标为LW0到LW7的8个64位的长字。软件把每一个长字看作四个连接在一起的可以单独访问的16位的字。 B

9、TA采用时分的方法来减少需要的硬件数量。因为在接收或者发送功能中，需要该模块的功能在时间上不重叠，所以位缓冲器的时间分享是可行的。 在加密初始化或者相关的过程中，不允许用户访问位缓冲器的内容。,18,相关器,相关器对输入位流作8倍过采样以提取位定时信息，并与64位访问码作相关。用软件将访问码写入BTA的寄存器SYNCH_WORD_0、CYNCH_WORD_2和SYNCH_WORD_3。 通过改变THRESHHOLD寄存器，相关器的门限值是可编程的，最近的相关窗中的相关峰值可从该寄存器中读出。 在相关的过程中，由于位缓冲器是时分的，所以禁止软件访问缓冲器。,19,应用定时器,蓝牙核包括了一个12

10、位的蓝牙应用定时器(BAT)，它可配置成产生周期性的中断。通过改变蓝牙应用定时器寄存器，BAT是可编程的。当软件写入一个值到BAT寄存器时，定时器就被初始化成该值。 BAT用8MHz的时钟计数，并在每一个时钟沿减1。当定时器计到满预定时间后，产生一个Bttim中断，并且计数器自动用写入BAT寄存器的值重新加载。 Bttim中断可以通过BAT寄存器中的ENABLE位被屏蔽。,20,调频选择协处理器,蓝牙系统的频率选择方案包括两部分： 序列选择； 该序列与跳频点的映射以及RF模块频率综合器编程。 调频选择协处理器用于根据蓝牙规范完成部分选择跳频频率的计算工作。软件必须完成F（在蓝牙规范中指定）的加

11、法，并且执行取模操作。 通过写HOP0HOP4这4个寄存器启动跳频选择。一旦该跳频选择被启动，软件可以从HOP_FREQ_OUT寄存器中读回结果。软件必须完成序列选择的计算，并将选择的通道映射转换成RF模块频率综合器的编程参数。,21,Radio控制,Radio接口支持两种射频前端： Motorola Radio、MC13180和SPI接口； Silicon Wave Radio、SiW1502和SPI接口。 通过写RF_CONTROL寄存器来决定所使用的接口。,22,多媒体处理部件和外部设备接口,9.1 多媒体处理部件 9.2 蓝牙加速器BTA 9.3 串行外设接口 9.4 外部接口卡单元

12、9.5 UART1和UART2 9.6 USB接口 9.7 同步串行接口SSI 9.8 CMOS传感器接口CSI,23,串行外设接口,MC9328MX1有两个相同的串行外部接口模块（SPI1和SPI2）。由于引脚可用性的缘故，SPI2模块只能以主模式操作，它不支持SPI_RDY控制信号功能。 SPI1信号作为主要功能与GPIO端口复用。SPI2信号被连接到GPIO的“IN”和“OUT”端口上。用户必须配置相应的GPIO寄存器，以便在这些引脚上得到SPI1和SPI2信号。 每一个SPI模块有一个816位的接收缓冲器和一个816位的发送缓冲器。通过几个软件中断，SPI ready和从机选择控制信号

13、允许快速数据通信。,24,可编程时钟相位和极性的四种组合,PHA=0，POL=0时，输出数据在时钟SCLK的下降沿改变，数据在上升沿输入。当CPU装载要发送的数据时，最高位最先被输出。 PHA=0，POL=1时，输出数据在时钟SCLK的上升沿改变，数据在下降沿输入。在SCLK信号的第一个上升沿，最高位最先被输出。 PHA=1，POL=0时，输出数据在时钟SCLK的上升沿改变，数据在下降沿输入。在SCLK信号的第一个上升沿，最高位最先被输出。 PHA=1，POL=1时，输出数据在时钟SCLK的下降沿改变，数据在上升沿输入。当CPU装载要发送的数据时，最高位最先被输出。,25,控制串行外围设备主机

14、的信号,主机输出从机输入（MOSI） 主机输入从机输出（MISO） SPI时钟（SCLK） 从机选择信号（SS） SPI ready（SPI_RDY）,26,SPI的编程模型,每一个SPI模块包括8个32位寄存器。 SPI控制寄存器允许用户开放SPI，选择它们的操作模式，指定除数的值、时钟的相位和极性，配置控制信号SS和SPI_RDY（对于SPI1而言），定义传输数据的长度。,27,多媒体处理部件和外部设备接口,9.1 多媒体处理部件 9.2 蓝牙加速器BTA 9.3 串行外设接口 9.4 外部接口卡单元 9.5 UART1和UART2 9.6 USB接口 9.7 同步串行接口SSI 9.8

15、CMOS传感器接口CSI,28,多媒体卡/安全数字卡,多媒体卡（MMC）是一种由硬件卡实现的通用低成本数据存储和通信的媒体，带有一个简单的控制单元和一个紧凑的、很容易实现的接口。 安全数字卡（SD）是多媒体卡的升级产品。它另外增加了两个引脚，这两个引脚专门用来满足新的音频和视频消费类电子产品固有的安全性、容量、性能和环境要求。物理形式、引脚分配和数据传输协议都与多媒体卡兼容。,29,MMC/SD模块的特性,与多媒体卡规范3.0版完全兼容； 与SD存储器卡规范1.0版和带有1个命令通道及4个数据通道的SDIO卡规范1.0版完全兼容； 支持到10块（包括一块SD卡）最高数据速率为20100Mbps

16、的多媒体卡； 该模块的卡都受密码保护； 内建的MMC/SD总线的可编程频率计数器； 可屏蔽硬件中断：卡检测（插入/移走）和SD I/O，内部状态和FIFO状态； 包含一个集成的32位16位的FIFO；,30,MMC/SD模块的特性,支持即插即用（PnP）； 支持许多SD功能，包括多路I/O及组合的I/O与存储器； 在一个SD I/O卡上支持到7路I/O和一个存储器； 卡可以中断MMC/SD模块； MMC/SD模块是同Motorola单片机兼容的IP总线； 支持到卡的单个及多个块访问或流访问方式进行读、写或擦除操作； 支持SD I/O读等待，1位或者4位访问的中断检测。,31,MSHC模式的特性

17、,集成了用于发送和接收的8个字节（4个半字）的FIFO缓存； 集成了CRC电路； 主总线时钟支持HCLK的最大设置（96MHz）； 支持基于FIFO状态的可选择DMA请求条件的DMA； 当有一个识别到记忆棒的中断来的时候，会自动执行命令（可以由On/Off触发）； 内建串行时钟分频器：串行数据的最高传输速率为25MHz； 串行时钟分频器的外部时钟源引脚的最大输入可以达到HCLK的一半；,32,MSHC模式的特性,把ARM920T核写入到记忆棒命令器寄存器将启动协议； 数据是由DMA请求或者由中断在输入数据期间向ARM920T核请求的； RDY超时时段可以由串行时钟周期数来设置； 当超时发生时，

18、中断可以被发送到ARM920T核上； CRC在测试模式时可以关掉； 2个集成的一般意义的输入端口； 16位的主机总线访问机制（不支持字节访问）。,33,记忆棒接口,34,记忆棒接口信号,MC9328MX1提供对标准记忆棒接口的支持。 记忆棒接口信号与GPIO信号复用。说明如下： MS_BS记忆棒总线状态（输出） MS_SDIO数据输入/输出 MS_SCLKO 串行协议时钟（输出） MS_SCLKI 外部时钟输入，用作SCLK分频器的外部时钟源 MS_PI0通用输入0。支持记忆棒插入/移走检测 MS_PI1通用输入1。支持记忆棒插入/移走检测 MSHC模块包含11个用户可访问的16位寄存器。由于

19、MSHC不支持字节操作，用户必须以字为单位进行操作。,35,多媒体处理部件和外部设备接口,9.1 多媒体处理部件 9.2 蓝牙加速器BTA 9.3 串行外设接口 9.4 外部接口卡单元 9.5 UART1和UART2 9.6 USB接口 9.7 同步串行接口SSI 9.8 CMOS传感器接口CSI,36,UART1和UART2,UART模块具有标准的RS-232非归0编码格式和与IrDA兼容的红外模式。 UART发送和接收字符长度都是7或8位（程序可选）。 UART根据输入时钟和可配置的除数，产生波特率。 芯片边界的开路操作中，TXD引脚可配置为集电极开路操作。为了控制调制解调器工作和拥有红外

20、（IR）模块，UART模块使用软件接口。红外模块对IrDA兼容串行进行编码和译码。,37,UART模块特点,7或8个数据位； 1或2个停止位； 可编程奇偶校验（奇校验、偶校验和无奇偶校验）； UART2的调制解调器信息流控制的满8线串行DCE接口； 硬件流控制支持发送请求（RTS）和清0发送（CTS）信号； 软件流控制支持UART2的数据设备准备（DSR）、数据载波检测（DCD）和振铃指示（RI）信号；,38,UART模块特点,边沿可选择RTS和数据终端准备（DTR）边沿检测中断； 不同流控制和FIFO状态的状态标志； 通过UART控制寄存器1使串行IR接口（低速、IrDA兼容）使能； 表决逻

21、辑改善噪声性能（16过采样）； 发送FIFO空中断禁止； UART内部时钟使能/禁止；,39,UART模块特点,自动波特率检测； 接收器和发送器使能/禁止； RTS、IrDA异步唤醒（AIRINT）和接收异步唤醒（AWAKE）中断可把ARM920T处理器从STOP模式中唤醒； 20个可屏蔽中断； 2个DMA请求（TxFIFO DMA请求和RxFIFO DMA请求）； 转义字符序列检测； 软件复位（SRST）。,40,通用UART定义,位时间发送或接收一位数据要求的时间周期。 起始位逻辑0的一个位时间，暗示一个数据帧的开始。 停止位逻辑1的一个位时间，暗示一个数据结束。 BREAK一帧中所有数据

22、位，包括起始位，均为逻辑0。通常，这种帧发信号表示一条信息的结束或一条新信息的开始。 帧起始位后紧跟一定数目的数据或信息，由一个终止位结束。,41,通用UART定义,帧出错当接收位信息流与接收器位计数器不同步，接收帧的终止位丢失时发生的情况。 奇偶出错 当帧的接收数据位计算的奇偶与RXD输入上的奇偶位不一致时，发生的情况。 IDLE NRZ编码格式且IrDA模式可选择极性的情况。 溢出错误当UART接收缓冲器中已经有字符存在时，新接收到的最后一个字符被忽略，以免覆盖已有数据。该错误表明软件对缓冲器的读操作跟不上接收数据的速度。,42,多媒体处理部件和外部设备接口,9.1 多媒体处理部件 9.2

23、 蓝牙加速器BTA 9.3 串行外设接口 9.4 外部接口卡单元 9.5 UART1和UART2 9.6 USB接口 9.7 同步串行接口SSI 9.8 CMOS传感器接口CSI,43,USB系统的组成,USB主机：总线主控制者，周期性地查询外设以便启动数据传送。总线上只能有一个USB主机。 USB设备：总线从动设备，只与USB主机通信。除了响应主机外，它并不主动占用总线。 USB互联：一类特殊的USB设备，它用于增加附加的连接点，以便更多的USB设备可以加到总线上。,44,USB模块的特点：,与USB1.1兼容。 端点配置：六个管道可用于映射。 支持控制、批量和中断管道。 也支持同步通信管道

24、。还支持帧匹配中断，它在指定的USB帧发生时通知所有用户。 通过一个寄存器位支持远程唤醒。 USB模块的操作限制为自供电模式。 全速操作（12MHz）。,45,接口的组成,46,USB模块的通用收发器接口,47,USB模块通用收发器接口信号,USBD_AFE USBD_ROE USBD_VMO/USBD_VPOUSB USBD_SUSPND USBD_RCV USBD_VP USBD_VM,48,多媒体处理部件和外部设备接口,9.1 多媒体处理部件 9.2 蓝牙加速器BTA 9.3 串行外设接口 9.4 外部接口卡单元 9.5 UART1和UART2 9.6 USB接口 9.7 同步串行接口S

25、SI 9.8 CMOS传感器接口CSI,49,SSI概述,SSI是一种全双工串行接口，使MC9328MX1可与不同的串行设备进行通信。这些串行包括标准编码/解码器、数字信号处理器、微处理器、用于实现Motorola串行外部接口的外部设备以及用于实现IntelIC音频总线标准和Intel AC97标准地第三方音频编码/解码器等 作为特色，SSI以一种周期方式传送采样。SSI由独立的发送部件和接收部件组成，而两个部件均具有独立的时钟生成和帧同步功能。,50,SSI的性能,独立（异步）或者共享（同步）的发送/接收部件，每个部件具有独立或者共享的内/外部时钟、帧同步，并均可作为主控或者从属部件； 使用

26、帧同步的普通操作模式； 网络操作模式允许多个设备通过多达32个的时隙共享接口； 无需帧同步的门时钟操作模式； 可编程的内部时钟分频器； 可编程数据接口模式；,51,SSI的性能,可编程字长（8、10、12或16位）； 帧同步与时钟生成的程序选择； 可编程IS模式（主、从或普通模式）选择； 接收与发送部件的时钟生成和帧同步的完全独立（对于AC97标准，时钟由外部生成而帧同步则由内部生成）； 工作在同步模式的主模式下，SSI_RXCLK引脚可以配置为过采样后的SYS_CLK； SSI下电特性； SSI信号与端口B或者端口C的引脚连接。,52,SSI的结构,53,编程模型、数据和控制引脚,SSI模块

27、包括10个用户可访问地32位寄存器，还包括两个16位内部寄存器以及两个816位地内部FIFO。通过对这些寄存器进行编程来确定SSI的工作方式和状态。 SSI有6个输入/输出引脚。根据端口配置，这些引脚可以同端口B或者端口C引脚共享。,54,SSI的操作模式,SSI有3种基本操作模式，通过选择同步或异步协议可以得到更多模式。 普通模式： 异步协议； 同步协议。 网络模式： 异步协议； 同步协议。 门时钟模式：仅限于同步协议。,55,外部帧和时钟操作,当采用外部帧同步和时钟信号时，在帧同步信号的上升沿以前至少需要4个时钟周期的延时。 SSI_TXFS引脚或者SSI_RXFS引脚上的数据传输将同外部时钟信号（SSI_TXCLK或者SSI_RXCLK）的上升沿同步。,56,SSI初始化操作,初始化SSI的正确顺序： 进行上电复位或者SSI复位； 将S