全加器和全减器的设计实验报告

1、实验 全加器和全减器的设计实验报告姓名：刘梦梦 学号：15336113一预习报告：二实验报告：1.设计过程全加器：1）通过真值表分析得到sum = (ab)c(n)c(n+1) = ab + c(n)(ab)由于实验过程中没有或门可以供使用，所以对c(n+1)的形式做变更。c(n+1) = ab cnab a,b,c(n)的产生使用74ls197，即sum可使用两个74ls86实现，c(n+1)可使用三个74ls00与非门和一个74ls86异或门实现。用proteus软件进行仿真测试：2）使用74ls138译码器实现，可以实现三个变量的逻辑函数。y0-y7代表着输入变量的全部最小项。通过真值表

2、可以得到sum = abcn+abc(n)+abcn+abc(n) = m1 m2 m4 m7c(n+1) = abcn+abcn+abc(n)+abcn = m3 m5 m6 m7即使用两个四输入与非门74ls20即可实现用proteus软件进行电路仿真测试：全减器：1）通过真值表分析得到sum = (ab)c(n)c(n+1) = bc(n) + a(bc(n)由于实验过程中没有或门可以供使用，所以对c(n+1)的形式做变更。c(n+1) = bc(n) abc(n) a,b,c(n)的产生使用74ls197，即sum可使用两个74ls86实现，c(n+1)可使用三个74ls00与非门和一

3、个74ls86异或门实现,其中a的实现可以将a接入一个与非门，达到取反。用proteus软件进行仿真测试：2）使用74ls138译码器实现，可以实现三个变量的逻辑函数。y0-y7代表着输入变量的全部最小项。通过真值表可以得到sum = abcn+abc(n)+abcn+abc(n) = m1 m2 m4 m7c(n+1) =abcn+abc(n)+abcn+abcn = m1 m2 m3 m7即使用两个四输入与非门74ls20即可实现用proteus软件进行电路仿真测试：2.实验过程全加器：1） 利用门电路实现。使用74ls197构成十六进制计数器产生8421码作为a,b,c(n)的信号输入，

4、将cp0接连续脉冲10khz，q0和cp1，连接，q2，q1，q0分别作为a,b,c(n),将a,b接入74ls86，其输出和c(n)再一起接入74ls86，输出即为sum。再将a,b一起接入74ls00，将a,b异或的输出和c(n)一起接入74ls00，两个74ls00的输出一起接入一个74ls00，最后输出即为c(n+1).连接电路后，把a,b,c(n),sum,c(n+1)分别接入逻辑分析仪的d2-d6.得到波形如下：1234567 891011121314d210000111100001d310011001100110d410101010101010d510110100101101d6

5、100010111000102）使用74ls138，产生a,b,c(n)的方法同上，将138的输入s2=a,s1=b,s0=c(n),g1接高电平，g2a和g2b接低电平，根据设计过程的计算，将y1，y2，y4，y7接入74ls20，输出即为sum,将y3，y5，y6，y7接入74ls20，输出即为c(n+1).连接电路后，把a,b,c(n),sum,c(n+1)分别接入逻辑分析仪的d2-d6.得到波形如下：1234567 891011121314d201111000011110d310011001100110d410101010101010d501001011010010d610111000

6、101110全减器：1） 利用门电路实现。使用74ls197构成十六进制计数器产生8421码作为a,b,c(n)的信号输入，将cp0接连续脉冲10khz，q0和cp1，连接，q2，q1，q0分别作为a,b,c(n),将a,b接入74ls86，其输出和c(n)再一起接入74ls86，输出即为sum。再将b，c(n)一起接入74ls86,将a接入74ls00，两者的输出一起接入74ls00，其输出再和将b,c(n)接入74ls00的输出一起接入一个74ls00，最后输出即为c(n+1).连接电路后，把a,b,c(n),sum,c(n+1)分别接入逻辑分析仪的d2-d6.得到波形如下：1234567

7、 891011121314d201111000011110d310011001100110d410101010101010d501001011010010d6100010111000102）使用74ls138，产生a,b,c(n)的方法同上，将138的输入s2=a,s1=b,s0=c(n),g1接高电平，g2a和g2b接低电平，根据设计过程的计算，将y1，y2，y4，y7接入74ls20，输出即为sum,将y1，y2，y3，y7接入74ls20，输出即为c(n+1).连接电路后，把a,b,c(n),sum,c(n+1)分别接入逻辑分析仪的d2-d6.得到波形如下：1234567 891011121314d201111000011110d310011001100110d410101010101010d501001011010010d610001011100010实验中出现的问题及分析：1 关于产生a,b,c(n)的方法，一开始没有使用计数器，使用了连续脉冲，但是这样无法使a,b,c(n)同时具有不同的状态。通过分析，实验一种使用的74ls197计数器虽然产生的是8421码，但是对于三变量也可以使其具有真值表上的全部状态。2 预习报告中对于全加器全减器的设计中使用了门电路，并且使用了或门，但是实验箱上没有或门可用，所以