计算机组成原理第三章.ppt

1、第三章 数字逻辑层,3.1门和布尔代数,3.1.1门 门内部工作原理,图3-2基本门的符号和真值表,图3-2基本门的符号和真值表,生产门的两种主要技术 (1) 双极晶体管: TTL(晶体管-晶体管逻辑) ECL(发射极耦合逻辑) (2)MOS(金属-氧化物半导体) PMOS、 NMOS、 CMOS,312 布尔代数,布尔代数:用来描述通过门的组合形成的电路， 它的所有变量和函数的值都只能为0和1。 布尔函数：有一个或多个输入变量，并可生成一个只依赖于这些变量值的函数结果。 例如:非函数f(A) 布尔函数描述： 1）真值表（图3-2）,由于n个变量的布尔函数不同输入值的组合最多只可能有2n种，其

2、函数可以通过一个有2n行的表格描述清楚，表格中的每一行描述一种输入组合对应的函数值。,图3-3三个变量表决函数的真值表,2）逻辑表达式（公式表示法）: 任何布尔函数可以用说明哪些输入组合可以 使函数值为1来描述。 例如:图3-3(a) 一个n个变量的函数可以描述为不超过2n个n 变量“积”项的“和”。这种表示法可以直接导 出用标准门电路实现该函数。,M=ABC+ABC+ABC+ABC,3.1.3 布尔函数的实现 图3-3b 写出该函数的真值表 用反转器对每个输入变量求补 将真值表中结果为1的行对应的项分别用与门实现 将每个与门和它的输入变量连接起来 将所有与门的输出作为一个或门的输入,A B=

3、A+B,A + B=AB,A+B+C+D=(A+B)+(C+D) 因为仅用与非门或或非门就可以实现所有的布尔函数，所以这两种门都具有完备性。314 等价电路 等价电路：一个能完成和原电路相同功能（所有可能的输入对应的输出完全相同）、但使用的门更少（或使用的门更简单）的电路。,1.吸收率 A(A+B)=A A+AB=A,A(A+B)=A+AB=A(1+B)=A,2. 分配率 (A+B)(A+C)=A+AC+AB+BC =A+BC 3.德摩根率,应用,ABC=A+B+C,AB AB =AB+AB,正逻辑:0v-逻辑0;3.3v or 5v-逻辑 1 负逻辑:0v-逻辑1;3.3v or 5v-逻辑

4、0,3.2 基本数字逻辑电路 3.2.1集成电路 SSI(小规模集成)电路 MSI(中规模集成)电路 LSI(大规模集成)电路 VLSI(超大规模集成)电路,门延时:传播和转换时间,3.2.2组合逻辑电路 组合逻辑电路： 电路有多个输入信号和多个输出信号 ，且输出信号由输入信号的当前的状态唯 一确定（图3-3b）。 时序逻辑电路： 带存储器部件的电路的输出同时依赖 于存储器中存储的值和输入变量的状态值。,1.多路复用器,n 控制信号,2n,ABC 000 D0 001 D1 . 111 D7,ABC 000 0 001 0 010 0 011 1 100 0 101 1 110 1 111 1

5、,多路分解器,2.译码器,n,2n,3.比较器,4.可编程逻辑阵列(PLA),。,。,。,3.2.3算术电路1.移位器,2.加法器,Sum=ABC+ABC+ ABC+ABC=ABC Carry out=ABC+ABC+ABC+ABC=BC+AC+AB=AB+(AB)C Ci+1Gi Pi Ci （ Gi进位产生函数， Pi（进位传递函数）,串行（行波）进位加法器,进位选择加法器,16-bit adders,16-bit adders,16-bit adders,u0,u1,C=0,C=1,C,串行进位（行波进位） C1=G0+P0C0 C2=G1+P1C1 C3=G2+P2C2 Cn=Gn-1

6、+Pn-1Cn-1 并行进位（先行进位） C1=G0+P0C0 C2=G1+P1C1= G1+P1(G0+P0C0) C3=G2+P2C2= G2+P2(G1+P1(G0+P0C0) C4=G3+P3C3= G3+P3(G2+P2 (G1 +P1(G0+P0C0),C1=G0+P0C0 C2=G1+P1G0+P1P0C0 C3=G2+P2G1+P2P1G0+P2P1P0C0 C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0,四位先行进位加法器CLA,Gi*G4i+3+P4i+3G4i+2+P4i+3P4i+2G4i+1+P4i+3P4i+2P4i+1G4i Pi*=

7、P4i+3P4i+2P4i+1P4i ,i=0,1,2,3 C4=G0*+P0*C0 C8=G1*+P1*G0*+P1*P0*C0 C12=G2*+P2*G1*+P2*P1*G0*+P2*P1*P0*C0 C16=G3*+P3*G2*+P3*P2*G1*+P3*P2*P1*G0*+P3*P2*P1*P0*C0,16位组间行波进位加法器,16位两级先行进位加法器,*,*,*,*,*,*,*,*,3. 算术逻辑部件(ALU),运算器实验 运算器是计算机中处理数据的功能部件，对数据的处理主要包括对数值数据的算术运算及对逻辑数据的逻辑运算。 基本的运算器主要由算术逻辑单元ALU、寄存器组、ALU输入选

8、择及输出控制四部分组成。ALU实现对数据的处理。寄存器组向ALU提供操作数与暂存运算结果。ALU输入选择对需要送往ALU处理的多种数据进行选择。输出控制是对运算结果的输出进行 控制。,位片式运算器AM2901逻辑结构,1、算术逻辑单元ALU ALU的功能选择 2、多路选择器 3、通用寄存器组,ALU的输入数据选择,4、移位器 5、Q寄存器,数据传送控制,3.2.4 时钟,C1C2,C1C2,C1C2,C1C2,时钟 时钟周期 时钟信号 ：边沿信号，上升沿（下降沿） 电平信号，时间间隔 3.3 内存 时序电路 3.3.1 锁存器,图322a、b的状态都是稳定状态.,（1） S=0,R=0,1,1

9、,1,1,1,0,0,1,（2）S由0变1,R由0变1,当S=0,R=0时，根据其上一个状态Q的不同， 锁存器有两个稳定的状态。 两个输出都为0（或1）的状态是不稳定的。 (2)输入的影响: Q=0, S 由0变1 ,Q=1; Q=1, S由0变1, Q=1;(无影响) Q=1, R由0变1, Q=0; Q=0, R由0变1, Q=0.(无影响) 不管锁存器的上一状态是什么，将S置1，会 使锁存器的状态为1（置1端），将R置1，锁存 器将输出0（置0端）。 (3)S=R=1,锁存器的状态是不稳定的。,1.时钟SR锁存器,2.时钟D锁存器,当时钟为1时, D=1,Q=1;D=0,Q=0,3.3.

10、2触发器 电平触发，状态转变发生在时钟信号为 1时。(锁存器) 边沿触发，状态转变发生在时钟信号从 0变为1（上升沿）或从1变为0（下降沿） 的时候。(触发器),3.3.3 寄存器,Register,3.3.4 内存组成 图3-29(43 内存)组成: 8个输入信号: I0 I 1I2(data) A0 A1(address) CS(Chip Select) RD(distinguishing read and write) OE(Output Enable) 3个输出信号: O0 O1 O2(data),三个组成部分: 2-4译码器,43存储器,三个非反向缓冲器(三 态器件),工作原理: 设

11、置片选信号CS 为高，选中这个芯片,2-4 译 码器根据地址A0 和 A1的值选择一个字（如字1）。 写:RD=0,CSRD=1,使能被选择字1的写门，驱 动被选择字1的所有的CK信号，装入输入数据。 读:RD=1,CSRD=0,所有写门被禁止，任何触发 器的内容不会改变。被选择字的字选择线（字选择 信号）使能与门并由或门输出数据。 当CS=RD=OE=1时，将读出的数据输出。,3.3.5 内存芯片 术语: 信号有效（asserted ）:将一个信号设置成可 使某个动作发生称为信号有效。 CS(high) ,CS(low) 片选信号(CS):它有效表明该芯片被选中。 写使能信号(WE):有效表

12、示现在进行的内存操 作是写。 输出使能(OE):有效则驱动芯片数据的输出, ,22,22,16b,4096Kb=222=211211,构造一个32位字的存储器: 4096Kb32=2122102223=2422023=16MB 512K84=292102322=222023=2MB,512Mb内存芯片的两种组织方式,3.3.6 RAM和ROM 1.RAM(随机访问存储器) (1)静态RAM(SRAM) 静态RAM(SRAM)内部用的是类似于D触发器 的电路，它的速度快，一般访问时间是几个纳秒 ，而且只要不断电，存放在里面的数据能永久保存 ，但容量较小，广泛用在第2级高速缓存中。 (2)动态 R

13、AM(DRAM） 动态RAM(DRAM)用晶体管和小电容组成的存储 单元构成的阵列存放数据，通过电容的充电和放电 来存放0和1。由于存放在电容中的电荷会泄露，动,态RAM中的每一位在几个毫秒的时间内都需刷新 （重写）一次，以防止数据丢失。DRAM 存储密度 很高（主存），但速度较慢（几十纳秒），而且刷 新过程需要有外部电路支持，外部接口比静态要复 杂。 (3)几种类型的动态RAM芯片 FPM(快页型)动态RAM EDO(扩展数据输出)型动态RAM SDRAM(同步动态RAM) DDR SDRAM(双倍数据速率SDRAM) DDR2？,2.ROM(只读存储器)非易失性内存芯片 ROM存放的内容只

14、能读，不能被改变或擦 除（不能写）。ROM中的信息一旦写入就固定下 来，而且断电后信息也不会丢失。 PROM(可编程 ROM); EPROM(可擦除PROM); EEPROM(电擦除PROM); Flash memory（闪存）,几种存储类型的比较,存储器实验 RAM组织：选用已有芯片构建存储器 1） RAM芯片的并联（位扩展） 22 2） RAM芯片的串联（字扩展） 28 3） RAM芯片的混联（字、位扩展） 2K 4 8K 8,12,地址范围 RAM1+RAM2 00000000000 000H 01111111111 3FFH RAM3+RAM4 10000000000 400H 111

15、11111111 7FFH 假定用若干个2K x 4位芯片组成一个8Kx8位存储器，则0B1FH所在芯片的最小地址是() A.0000H B.0600H C.0700H D.0800H 1) 0000 0000 0000 0000 0000H 0000 0111 1111 1111 07FFH 2) 0000 1000 0000 0000 0800H 0000 1111 1111 1111 0FFFH,3) 0001 0000 0000 0000 1000H 0001 0111 1111 1111 17FFH 4) 0001 1000 0000 0000 1800H 0001 1111 111

16、1 1111 1FFFH 3.4 CPU芯片和总线 3.4.1 CPU芯片,m 2m,n n,CPU芯片上的管脚可分成三类：地址、数据和 控制信号。 决定CPU性能的两个关键参数是地址信号和数 据信号的管脚数。如果CPU芯片有m个地址信号管 脚，则最多可寻址2m个地址空间，有n个数据管脚 ，则一次读写操作可以读出或写入一个n位的字。 控制信号： 总线控制信号 中断信号 总线仲裁信号 协处理器信号 状态信号 其他控制信号,3.4.2计算机总线,本章主要讨论连接CPU和内存、外设的总线（外部总线）,总线协议总线工作的原则。 总线工作原理： 主设备：能自行对总线的数据传输进行初始化的 主动型设备 从

17、设备：只能等待CPU的启动命令的被动型设备,总线接口芯片(三态门或集电极开路 (线或): 总线驱动器(主设备) 总线接收器(从设备) 总线转发器(主、 从设备) 3.4.3 总线宽度 总线宽度指地址、数据线的位数，是总 线设计中最明显的一个参数。,3.4.4总线时钟 同步总线：有一条由晶振驱动的方波信号线， 其方波频率一般在5-100MHz之间。总线的所有 操作都将占用其中的几个完整方波。 总线周期：一个方波的时间 异步总线：不存在一个起控制作用的时钟。 它的总线周期可以是总线操作所需的任意长度， 并不要求其上面的所有设备都保持一致。,1.同步总线,同步总线上的读时序 时钟频率100MHz，时

18、钟周期10ns 假设读内存在地址建立后还需15ns时间,一些关键时间的要求,2.异步总线,全握手,3.4.5 总线仲裁 如果两个或多个设备同时想要成为总线的 主设备时，为防止总线冲突，就必须采用一 些总线仲裁机制。 仲裁机制可以分为集中式和竞争式两种。 1.集中式总线仲裁 图3-39,2.竞争式总线仲裁,总线空闲：否，不能使用 是，若In为低，不能使用，并将其Out置低。 若In为高，可以使用，并将其Out置低。,3.4.6总线操作,中断控制芯片,3.5 CPU 芯片举例 3.5.1 Pentium 4,图3-34 Pentium 4的物理管脚图,图3-45 Pentium 4管脚的逻辑图,1

19、. Pentium 4管脚的逻辑图,2. Pentium 4内存总线上的流水,图3-46 Pentium 4内存总线上的流水,3.5.2 UltraSPARC ,图3-47 The UltraSPARC III CPU 芯片,图3-48UltraSPARC III 系统的核心组成,3.5.3 8051,图3-49 8051的物理管脚图,图3-50 8051的逻辑管脚图,3.6总线举例 3.6.1 ISA总线,51,Microchannel (PS/2) ISA 带宽 16.7MB/s EISA(扩展 ISA) 带宽 33.3MB/s 102476833067.5MB/s 67.52=135MB

20、/S 3.6.2 PCI(外部组件互联) 总线 33MHz(32bit)带宽133MB/s 66MHz(64bit)带宽528MB/s,图3-52 早期Pentium 系统的体系结构,图3-53 现代Pentium 4的总线结构,1.PCI总线仲裁,2.PCI总线信号,54,#,55,3.PCI总线事务,56,图3-57典型的PCI Express 系统,3.6.3 PCI Express,3.6.4通用串行总线 ( USB) USB支持4种类型的帧： 控制帧用于配置设备，对设备发出命令，并 查询它们的状态。 同步帧用于那些需要以精确的时间间隔发送 和接收数据的实时设备（麦克风、扬声器、电话 等). 块传送帧用于对数据没有实时要求的设备(打 印机)的大批量数据传送。 由于USB并不支持中断，所以还需要中断帧。,帧由一个或多个包组成,共有4种类型的包: 令牌包从根传送到设备，用于系统控制 (SOF,IN,OUT). 数据包DATA用来双向传送最多可达64 字节的信息. 握手包有3种类型：ACK（前面的数据