




下载本文档
版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、,第六章 可测性设计(DFT+BIST),重要性 现代数字系统的零故障概念: MTBF,MTTR 零故障 利用测试技术已难以解决,从 而提出了可测性设计问题!,电子科大,可测性设计的概念,可测性设计:DFT(Design for Testability) 基本思想:将测试的思想加入电路的设计当中。 方法:直接对电路硬件组成单元进行测试;降低测试的复杂性 ;改进其可控制性和可观察性 ;添加自检测模块,使测试具有智能化和自动化 。,电子科大,可测性设计的概念,电子科大,可测性设计的概念,目标: 1.无冗余逻辑; 2.增加可控制性和可观察性; 3.使测试生成更容易 ; 4.提高测试质量 ; 5.减少
2、对原始电路的影响。,电子科大,可测性设计的重要性,电子科大,可测性设计的重要性,因此,提出可测性设计问题: 在VLSI及系统设计时,就必须考虑系统测试的可能性和方便性; 采用可测性设计后,可大大降低测试费用。例如,削减4/5测试成本,取得上千万美元的效益; 系统可靠性提高,高质量系统; 已有IEEE-1149标准(BST); 实现零故障; 美国规定无可测性设计的产品不许生产!,电子科大,可测性设计的重要性,成果列表:,电子科大,十几个相关博士课题; 国内外期刊发表相关文章100多篇,可测性设计的重要性,电子科大,边界扫描测试系统示意图,二.可测性设计基础,输入测试矢量,输出响应矢量,可测性设计
3、的基本模型,被测 系统,电子科大,可测性设计的方法,电子科大,可测性设计 的主要方法,针对电路的专门设计方法 (ad-hoc),扫描设计方法,内建自测试 (Built-In Self-Test),可测性设计的方法,针对电路的专门设计方法(ad-hoc) : 专门测试设计是针对某一特定的电路,对其进行修改,使其便于测试。常用的方法有:大型序列电路的分块方法,增加测试点,加入多路选择器和提供状态复位等。 专门测试设计是设计者长年设计积累的设计技巧,对于解决复杂电路的测试还是相当有效的。,电子科大,可测性的测度,可测性测度的定义:可测性测度是表征系统可测试性难易程度的一个量; 可测性测度分: 可控制
4、性:输入端对系统内指定点的控制能力; cc0(n)-组合电路n点0的可控制性; cc1(n)-组合电路n点1的可控制性; sc0 (n)-时序电路n点0的可控制性; sc1(n)-时序电路n点1的可控制性; 可观测性:输出端对系统内部指定点的观测能力; co(n)-组合电路n点的可观测性; so(n)-时序电路n点的可观测性;,输入端,输出端,VLSI或系统,VLSI或系统,n,电子科大,系统可测性计算,系统可控制性的计算 从原始输入端-电路描述-单元可控制性计算; 系统可观测性计算 从原始输出端-电路描述-单元可观测性计算; 系统可测性计算-累加cc(n),co(n), sc(n),so(n
5、); 判断: 如果 cc(n),sc(n)很大,则n点不可控; 如果 co(n),so(n)很大,则n点不可测; 应改善电路设计,或增加测试点或控制点 显然,要对一个系统全部节点进行计算是很麻烦的。美国sandia国家实验室研制了SCOAP可测性分析软件,作为CAD的一个部分,很有用。,TERADYNE(泰瑞达)的可测性设计系统及软件: BST:VICTORY; 功能测试:l323,l393,9000系列; 组合电路测试: L321,L353,8800系列; 超大规模集成测试系统:J750 最高测试速率:100MHz 通道数:64ch-1024ch; 过程测试:Z1803,Z1880; 测试程
6、序开发:LASAR; Mantech,Praxa; Texas,compaq;,电子科大,可测性的测度,电子科大,可测性改善设计,算法流程,逻辑功能设计,可测性计算,可测性限值判断?,改善设计,结束,超限,例:一电路共19个节点, 累计cc(I)=166 而cc(8)=35,差! 在该处插入与门, 则,cc(8)=2 累计cc(I)=133,得到改进!,例图(略),电子科大,可测性设计的基本方法,简易可测性设计 增加测试点和必要的输入点; 提高时序系统的初始状态的能力; 隔离冗余电路; 断开逻辑的反馈线; 隔离内部时钟(控制外部时钟); 改善可测性设计 结构可测性设计 电平灵敏设计; 扫描通路
7、设计; 扫描/置入逻辑设计; 随机存取扫描设计; 随机存取扫描设计; Reed-Muller结构等; 内测试设计 伪随机码发生器; 信号特征分析器; 边缘扫描测试,基本结构,被测 VLSI 或系统,系统输入,系统输出,测试附 加输入,测试附 加输出,电子科大,可测性设计的方法,扫描测试技术,电子科大,可测性设计的方法,扫描测试技术: 扫描设计类型 全扫描(Full Scan) 部分扫描(Partial Scan) 其他类型,电子科大,可测性设计的方法,全扫描技术就是将电路中所有的触发器用可扫描触发器替代,使得所有的触发器在测试的时候链接成一个移位寄存器链,称为扫描链。 全扫描技术可以显著的减少
8、测试生成的复杂度和测试费用,但这是以牺牲芯片面积和降低系统速度为代价的。,电子科大,可测性设计的方法,部分扫描的方法是只选择一部分触发器构成扫描链,降低了扫描设计的芯片面积开销,减少了测试时间。其关键技术在于如何选择触发器。对部分扫描技术的研究主要在于如何减少芯片面积、降低对电路性能的影响,提高电路的故障覆盖率和减小测试矢量生成的复杂度等方面。 边界扫描技术是各IC制造商支持和遵守的一种扫描技术标准,起先主要用于对印刷电路板的测试,它提供一个标准的测试接口简化了印刷电路板的焊接质量测试。它是在IC的输入输出端口处放置边界扫描单元,并把这些扫描单元依次连成扫描链,然后运用扫描测试原理观察并控制芯
9、片边界的信号。边界扫描技术也可用于对系统芯片进行故障检测,电子科大,扫描结构类型 多路选择触发器扫描(Multiplexed Flip-Flop Scan) 时钟型扫描(Clocked Scan) LSSD扫描(Level-Sensitive Scan Design),可测性设计的方法,电子科大,扫描结构类型 多路选择触发器扫描(Multiplexed Flip-Flop Scan) 时钟型扫描(Clocked Scan) LSSD扫描(Level-Sensitive Scan Design),可测性设计的方法,多路选择器型的触发器,电子科大,可测性设计的方法,专用时钟扫描单元,电子科大,电平
10、敏感扫描设计,电平敏感扫描(LSSD扫描设计,Level Sensitive Scan design)单元有3种方式:单锁存器、双锁存器、专用时钟控制锁存器 : 单锁存LSSD :增加了一个数据输入端、两个时钟输入端,电平敏感扫描设计,单锁存器LSSD的特征是: a)对电路性能的影响可以忽略; b) 较高的面积代价。用一个LSSD单元替换一个简单 的锁存器将会增加100或者更多时序逻辑的面积。增加的主测试时钟和从测试时钟也增加了布线的面积(与多路选择器型的触发器扫描类型相比); c)支持带有异步复位和清零端的锁存器;,电平敏感扫描设计,双锁存器LSSD :,电平敏感扫描设计,双锁存器LSSD
11、: a) 对电路性能的影响可以忽略; b) 较低的面积增加量(15%-30%); c) 支持具有异步复位和清零端的锁存器;,电平敏感扫描设计,专用时钟控制的LSSD:,电平敏感扫描设计,专用时钟控制的LSSD: a)对电路性能的影响可以忽略 b)中等的面积开销。一个扫描单元的面积比基本的触发器增加40%-80%。布线面积也会因为两个测试时钟的加入而有所增加。,边缘扫描测试(BST)基本结构,边缘扫描测试(BST-Boundary Scan Test); 结构: 标准四总线结构: TDI-数据输入端; TDO-数据输出端; TMS-测试方式选择输入端; TCK-测试时钟输入端; 边缘扫描寄存器(
12、BSR) 测试数据移位寄存器 辅助寄存器(器件识别,旁路) 指令寄存器 控制器 多路转换器,结构,边缘扫描寄存器,多路转换器,控制器,旁路,器件识别,指令寄存器,多路转换器,数据寄存器,TDO,TCK,TMS,TDI,系统逻辑,IC,电子科大,边缘扫描测试(BST)基本结构,边缘扫描测试(BST)基本结构,边缘扫描测试(BST)基本结构,边缘扫描测试(BST)基本结构,边缘扫描测试(BST)基本结构,边缘扫描测试(BST)基本结构,EP2C5Q208边界扫描测试代码 int main() /调用提供的动态链接库函数,验证动态链接库是否链接正确 if(test(0 x0202) != 0 x02
13、02) printf(动态链接库链接失败n); return 0; out_buf0 = 0; out_buf1 = 0; in_buf0 = 0; in_buf1 = 0; TAPtest();/TAP完整性测 IDtest();/芯片ID码检测 IDCODEtest();/手动输入获取IDCODE BYPASS();/旁路测试 SAMPLE_Test();/采样测试 EXTEST();/外测试,边缘扫描测试(BST)基本结构,边缘扫描测试(BST)基本结构,EP2C5Q208.BSD.txt attribute INSTRUCTION_LENGTH of ep2c5Q208 : entit
14、y is 10; attribute INSTRUCTION_OPCODE of ep2c5Q208 : entity is BYPASS (1111111111), -Mandatory LSB,边缘扫描测试(BST)基本结构,边缘扫描寄存器(BSR) 由移位寄存器串接而成,扫描结构; 测试码由TDI输入,并扫描; 工作受指令寄存器(工作方式)及多路开关控制; 单元结构(如图); 工作方式(如图); 测试数据移位寄存器(UDTR) 与边缘扫描寄存器和系统内部逻辑相连; 串入(TDI)并出产生测试码; 并入并出由边缘扫描寄存器产生测试码; 并入串出(TDO)输出测试响应;判断测试结果;,单元结
15、构及工作方式,I/O,并入,串出,并出,串入,并入并出,串入串出,并入串出,串入并出,电子科大,边缘扫描测试(BST)基本结构,辅助寄存器 识别寄存器-用于寄存表征扫描寄存器及内部逻辑的识别码(设计时给出); 旁路寄存器-将不参与扫描的移位寄存器旁路,以节省扫描时间; 指令寄存器 向各数据寄存器发出各种操作码,确定工作方式; 控制器 受TMS和TCK控制; 产生复位,测试,启动等信号; 更新数据寄存器内容; 移位数据寄存器中的数据; 将测试响应装入数据寄存器; 多路转换器 改变各种数据的传输方向;,识别 旁路结构,IC 内部 逻辑,识别寄存器,IC 内部逻辑,此部分 逻辑不测,旁路,电子科大,
16、边缘扫描测试(BST)工作方式,工作方式 内部测试方式 测试电路板上各集成电路的故障; 外部测试方式 测试电路板上各集成电路间连线的故障-短路,开路; 实时测试方式 电路板正常工作时,监视电路板上的数据流(可能会使电路板工作速度降低); 电路板正常工作方式 边缘扫描电路不影响电路板的正常工作;,内部测试方式 外部测试方式,TDI,TCK,TMS,TDO,IC1,IC2,IC3,1,0,0,0,1,1,0,电子科大,边缘扫描测试(BST)的级联,单片VLSI测试-基础!,系统级测试,IC,TDI,TMS,TCK,TDO,IC,IC,IC,IC,IC,IC,板级测试,电路板,电路板,电路板,TDI
17、,TDO,TDI,TDO,电子科大,边缘扫描测试的特点,互通性强 国际标准 降低了测试系统的要求,降低了测试成本; 测试能力强 只增加4根总线; 故障诊出率达100%; 可测试范围广(三级诊断结构) 单片IC; MCM; 电路板; 仪器或系统 缩短产品设计周期 减少了产品的测试时间; 节省了现场测试; 减少了人力,物力,IC的边缘扫描测试是基础!,电子科大,边缘扫描测试的发展,IEEE Std 1149.1 IEEE Std 1149.4 IEEE Std 1149.5 IEEE Std 1149.6 IEEE Std 1149.7,1. IEEE Std 1149.1-1990是边界扫描的第
18、一个协议,它拉开了边界扫描技术推广与使用的序幕。 IEEE Std 1149.4是对1149.1的一个补充,使得模拟耦合方式的测试成为可能。 1149.6则在以上两个协议的基础上,扩充了指令集,增加了交流耦合通路和差分通路的测试能力。 边界扫描协议IEEE Std 1149.5中定义的MTM总线结构,为扫描测试向网络化方面的发展奠定了基础。主模块和从模块之间的默契,为远程测试做下了铺垫。 1149.6的提出,完善了混合系统测试的方法,使得电路中几乎所有的模块可以相互连接,统一在主测试模块的管辖之下。Agilent公司的芯片已经可以实现1149.6所要求的功能,完全支持1149.6的交流测试模式
19、。 1149.7并行扫描,电子科大,边缘扫描测试的发展,内测试设计(BIST),基本概念-在系统设计时就将测试电路设计到系统中,并提供特定的测试状态。 内测试也称“内建自测试” BIST- Built-In Self-Test,BIST的优点 降低测试和维护成本 降低测试向量的存储和维护成本 只需要较简单便宜的ATE 可以并行测试多个单元 更短的测试时间 可以真速测试,电子科大,内测试设计(BIST),内测试结构,电子科大,TPG- 用来产生待测电路所需要的测试向量,可以使用线性反馈移位寄存器(LFSR)、计数器(Counter)或只读存储器(ROM)等方式来产生测试向量。 TAE-对待测电路
20、的输出进行压缩对比,来确定电路是否有错误;,内测试设计(BIST),内测试结构,功能块 A,功能块 B,功能块C,TPG,TAE,系统输入,测试 输入,测试 输出,系统输出,VLSI或系统,电子科大,内测试发生器,BIST向量生成方法: ATPG程序生成并存放在片上ROM中: ROM占用大量芯片面积 用LFSR产生伪随机测试向量( Linear Feedback Shift Register, LFSR): 使用很少的硬件实现,首选的BIST向量生成方法 用二进制计数器产生穷举测试向量: 如果输入引脚太多,会消耗大量测试时间 LFSR和ROM结合: 对LFSR没有覆盖的故障,由ATPG产生测试
21、向量并存储在ROM中 元胞自动机: Cellular Automation, CA,内测试发生器,穷举测试向量生成:,内测试发生器,伪穷举测试向量生成:,内测试发生器,伪随机测试向量生成 Pseudo-Random Pattern Generation 需要比确定性ATPG更多的测试向量 但是比穷举测试所需要的向量要少 线性反馈移位寄存器 LFSR, Linear Feedback Shift Register 可能产生除全0之外的 种测试向量 特征多项式(Characteristic Polynomial),内测试发生器,标准LFSR举例,内测试发生器,伪随机码发生器是用“多位线性反馈移位寄
22、存器”实现的; 可以证明:如果n位线性反馈移位寄存器的特征多项式等于n位原本多项式,则有最长的随机序列。 4位原本多项式为:h(x)=x4+x+1 8位原本多项式为:h(x)=x8+x4+x3+x2+1 16位原本多项式为:h(x)=x16+x5+x3+x2+1 各多项式的反多项式h*(x)也是原本多项式;,伪随机码发生器结构(4位),寄存器 1,寄存器 2,寄存器 3,寄存器 4,+,时钟,输 出,初始状态不能为:0000 初始状态如为:1111 则,输出的伪随机系列为: 1111,0101,1001,1000,。 共24-1=15种代码-作为测试矢量。,异或门,电子科大,特征分析器,响应压缩 被测电路的测试响应数据量很大 需要降低响应数据量,以便于片上存储和检查 特征(Signature),从测试响应中计算得到的统计属性 压缩会造成响应数据中的部分信息丢失,测试结果可能会遗漏。 响应压缩方法 计数压缩 LFSR,特征分析器,跳变计数响应压缩:,特征
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 并购交易结构设计-洞察及研究
- 厦门疏散人群管理办法
- 数字化领导力研究述评与未来发展趋势探讨
- 人工智能发展路径中的自主研发机器人技术突破
- 内控文件归类管理办法
- 新时期文学作品中的父子关系探析
- 制定管理办法技巧包括
- 《宏观经济分析:货币供应、价格与汇率的实证研究》
- 全面质量控制流程与程序手册
- 信息经济学理论框架及其在数字经济中的应用研究
- T/DZJN 03-2019即热式饮水电加热器具能效限定值及能效等级
- 2025年调解员职业技能考试试卷及答案
- 喷粉技术质量协议书
- 2025年自考有效沟通技巧试题及答案
- 商场物业外包合同协议
- 2025民宿租赁合同标准范本
- 云仓公司规章管理制度
- 2025年小学数学新教材培训
- 某单位推行6S管理细则
- 学校物业管理与师生满意度分析总结
- 《基于Arduino UNO R3平台的具备自主循迹和自主避障功能的智能小车设计》11000字(论文)
评论
0/150
提交评论