微机原理与接口技术 第五章.ppt

1、第五章 微处理器结构和微机总线系统,微机原理与接口技术, 知 识 概 述 ,第一节 微机总线的基本概念,第三节 8086引脚功能,第二节 8086总线周期概念,第一节 微机总线的基本概念,一、什么是总线 即：系统中各个部件进行信息交换的公共通道 二、微机总线的分类 即：片内总线（芯片级）或局部总线 内总线（板级）或系统总线 外部总线（设备级）或通信总线,微机原理与接口技术,第二节 8086总线周期概念,1. 指令周期： CPU执行一条指令的时间称为一个指令周期。 （包括取指令和执行完该指令所需的全部时间） 2. 总线周期：通过外部总线对存储器或I/O端口进行一次读/写 操作的过程称为总线周期。

2、 一个指令周期由若干个总线周期组成。 一个总线周期由若干时钟周期T组成。 3. 时钟周期：就是系统主时钟频率的倒数，它是CPU的基本时 间计量单位。 例如，某CPU的主频为5MHz，则其一个时钟周 期就是200ns，若主频为10MHz，则一个时钟周 期为100ns。,微机原理与接口技术,第三节 8086引脚功能,8086为40条引线、双列直插式封装。 8086有最小模式（单处理器组成的小系统）和最大模式 （多处理器系统）两种工作模式，其大部分引脚在两种组态 下功能是一样的，只有8根引脚的名称及功能不同 （24脚 31脚）。 什么是引脚等？ 如图5.1所示。,微机原理与接口技术,5.3.1 最小

3、模式140引脚的功能定义,微机原理与接口技术,=1，设置为最小模式,VCC接入的电压为+5V10% GND有两条（1，20脚）,占空比为33%（1/3周期为低电平，2/3周期为高电平）。,分时复用的存储器或端口的地址/数据总线。 传送地址时为单向的三态输出，传送数据时可双向三态输入/输出。 T1：输出要访问的存储器或I/O端口的地址； T2：变成高阻状态，为传输数据做准备； T3：用于传输数据； T4：结束总线周期。 注：a当CPU响应中断，DMA方式时，这些线处于浮空状态（高阻态） b直接存储器存取(DMA)方式，使数据的传送不经过CPU，由DMA控制器来实现内存与外设，或外设与外设之间的直

4、接快速传送,ALE（Address Latch Enable） 是8086在每个总线周期的T1状态时发出的，作为地址锁存器的选通信号，表示当前ADi上输出的是地址信息，要求进行地址锁存。,RD =0，表示8086为存储器或I/O端口读操作。当DMA时，此线浮空。 WR=0，表示8086为存储器或I/O端口写操作。当DMA时，此线浮空。,输出，三态。 =1，表示CPU与存储器之间数据传输 =0，表示CPU和I/O设备之间数据传输 注：当DMA时，此线浮空,5.3.1 最小模式140引脚的功能定义,微机原理与接口技术,RESET引起处理器立即结束现行操作。 CPU结束当前操作后，对状态标志寄存器、

5、IP、DS、 SS、ES清零，而将CS设置为0FFFFH。,准备好信号线，输入，高电平有效。 CPU在每个总线周期的T3状态开始对READY进行采样，如READY=0，CPU在T3之后，自动插入一个或几个等待状态TW。一旦READY=1，才进入T4状态，完成数据传输过程，从而结束当前总线周期。,等待测试信号，输入。 只有在执行WAIT指令时才使用。 当CPU执行WAIT指令时，它就进入空转的等待状态，每隔5个时钟周期对该线的输入进行一次测试。 若=1，则CPU将停止取下条指令而继续等待，直至=0。,NMI（Non-Maskable Interrupt） 中断请求不受中断允许标志位的影响，也不能

6、用软件进行屏蔽。 只要此信号一有效，CPU就在现行指令结束后立即响应中断，进入非屏蔽中断处理程序,INTR=1，表示外设提出了中断请求。 CPU在执行每条指令的最后一个时钟周期采样此信号，若INTR=1且IF=1（中断允许），则响应中断,HLDA（Hold Acknowledge） HOLD和HLDA是一对配合使用的总线联络信号 1.当其他总线主控部件要占用总线时，向CPU发HOLD=1总线请求。 2.如果此时CPU允许让出总线，就在当前总线周期完成时，发HLDA=1应答信号，且同时使具有三态功能的总线处于浮空，表示让出总线。 3.总线请求部件收到HLDA=1后，获得总线控制权，在这期间，HO

7、LD和HLDA都保持高电平。 4.当请求部件完成对总线的占用后，HOLD=0总线请求撤消，CPU收到后，也将HLDA=0。这时，CPU又恢复了对总线的占有权。,5.3.2 最大模式24-31引脚的功能定义,在最大模式下，许多总线控制信号不是由8086直接产生的，而是通过总线控制器8288产生,表示CPU总线周期的操作类型。 8288总线控制器依据这三个状态信号产生相关访问存储器和I/O端口的控制命令。代码组合,Instruction Queue Status 其组合起来提供前一个时钟周期（指总线周期的前一个状态）中指令队列的状态标志，以便让外部对8086内部指令队列的动作跟踪,由指令前缀LOC

8、K产生，在LOCK前缀后面的一条指令执行完后，便撤消了LOCK信号。 当其有效时，系统中其它总线主要部件就不能占用总线。,微机原理与接口技术,5.3.3 8086CPU的工作模式,最小工作模式,最大工作模式,Vcc,微机原理与接口技术,5.3.4 8086CPU的基本时序,一、最小模式下的读/写总线周期 二、最大模式下的读/写总线周期 三、总线空闲周期,第五章完,微机原理与接口技术,图 8086引脚图,退 出,微机原理与接口技术,VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD(RQ/GT0) HLDA(RQ/GT1) WR(L

9、OCK) M/IO(S2) DT/R(S1) DEN(S0) ALE(QS1) INTA(QS0) TEST READY RESET,最小模式下的总线读操作,退 出,微机原理与接口技术,总线空闲状态,概念：当CPU不执行总线周期时，总线接口部件不与总线 打交道，进入总线空闲周期。此时，CPU内部指令 队列已满，且EU单元正在进行有效的内部操作。 所以说，总线空操作是总线接口部件对执行部件的 等待状态。,构成：由一系列T1构成，基本维持前一总线周期时的状态。 如果前一个总线周期为写周期，AD15AD0的数据仍 被继续驱动；如果前一个总线周期为读周期，则 AD15AD0在空闲周期处于高阻状态。,退

10、 出,微机原理与接口技术,常用概念,引脚功能：即引脚信号的定义。 人们约定，引脚名为该引脚功能的英文缩写，基本反 映了信号的作用，即含义。 信号的有效电平：指控制引脚使用有效时的逻辑电平。 低电平有效的引脚名字上面加有一条横线，引脚名 字上无横线者为高电平有效。,微机原理与接口技术,信号的流向：芯片与其他部件的联系全靠在引脚上传送信 息，这些信息可能自芯片向外输出，也可能从 外部输入到芯片，还可能是双向的。 CPU的地址线（AB）是输出的，用以寻址存储单元或I/O端口。 数据线（DB）是双向的，CPU可通过它从存储器或外设读取数 据，也能将数据输出给它们。 CPU的某些控制线（CB）是输出的，用来对外界提供控制；也有 些控制线是输入的，通过这些流入的信息，可以接受外界的联 号。,微机原理与接口技术,引脚的复用：为了以少量引脚提供更多的功能，会采用引 脚复用的做法。 三态能力：是指