数字电子技术 第三章.ppt

1、第三章 组合逻辑电路,内容提要,1. 了解组合逻辑电路的特点、功能、表示方法和分类,2. 重点掌握组合逻辑电路的基本分析方法和设计方法及典型电路,概 述,一、组合电路的特点,= F0（I0、I1, In - 1）,= F1（I0、I1, In - 1）,= F1（I0、I1, In - 1）,1. 逻辑功能特点,电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。,2. 电路结构特点,(1) 输出、输入之间没有反馈延迟电路,(2) 不包含记忆性元件(触发器)，仅由门电路构成,3. 1. 1 组合电路的基本分析方法,一、分析步骤,分析的目的：,(1) 确定输入变量不同取值时功

2、能是否满足要求；,(3) 得到输出函数的标准与或表达式，以便用 MSI、 LSI 实现；,(4) 得到其功能的逻辑描述，以便用于包括该电路的系 统分析。,3. 1 组合电路的分析方法和设计方法,二、分析举例,例 分析图中所示电路的逻辑功能,表达式,真值表,功能,判断输入信号极性是否相同的电路 符合电路,解,例 3.1.1 分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。,解,1. 逐级写输出函数的逻辑表达式,W,X,W,X,2. 化简,3. 列真值表,A B C D,A B C D,Y,Y,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0

3、1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,1,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0,4. 功能说明：,当输入四位代码中 1 的个数为奇数时输出为 1，为偶数时输出为 0 检奇电路。,一、 设计步骤,逻辑抽象,列真值表,写表达式 化简或变换,画逻辑图,逻辑抽象：,1. 根据因果关系确定输入、输出变量,2. 状态赋值 用 0 和 1 表示信号的不同状态,3. 根据功能要求列出真值表,根据所用元器件(分立元件 或 集成芯片)的情况将函数式进行化简或变

4、换。,化简或变换：,3.1.2 组合电路的基本设计方法,（1）设定变量：,二、 设计举例,例 3. 1. 2 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。,解,输入 A、B、C ， 输出 Y,（2）状态赋值：,A、B、C ： 0 表示 输入信号为低电平,Y ： 0 表示 输入信号中多数为低电平,1. 逻辑抽象,A、B、C ： 1 表示 输入信号为高电平,Y ： 1 表示 输入信号中多数为高电平,2. 列真值表,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,0,0,1,0,1,1,1,3. 写输出表达式并化简,最简与或

5、式,最简与非-与非式,4. 画逻辑图, 用与门和或门实现,A,B,Y,C, 用与非门实现,&,例 设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。,解 1. 逻辑抽象,输入变量：,1 - 亮,0 - 灭,输出变量：,R（红） Y（黄） G（绿）,Z（有无故障）,1 - 有,0 - 无,列真值表,R Y G,Z,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1,0,0,1,0,1,1,1,2. 卡诺图化简,R,YG,0,1,00,01,11,10,1,1,1,1,1,

6、3. 画逻辑图,P147例3.1.3 自己看,真值表,S A B C,S A B C,Y,Y,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,0,0,0,0,1,1,1,1,可得到其表达式：,P147例3.1.3,3.2.1 加法器,一、半加器和全加器,1. 半加器（Half Adder）,两个 1 位二进制数相加不考虑低位进位。,0 0,0 1,1 0,1 1,0 0,1 0,1 0,0

7、 1,真 值 表,函数式,Ai+Bi = Si (和) Ci (进位),3.2 加法器和数值比较器,逻 辑 图,曾 用 符 号,国 标 符 号,半加器（Half Adder）,函 数 式,2. 全加器（Full Adder）,两个 1 位二进制数相加，考虑低位进位。,Ai + Bi + Ci -1 ( 低位进位 ) = Si ( 和 ) Ci ( 向高位进位 ),1 0 1 1,- A,1 1 1 0,- B,+,- 低位进位,1,0,0,1,0,1,1,1,1,真 值 表,标准 与或式,0 0,1 0,1 0,0 1,1 0,0 1,0 1,1 1,- S,高位进位,0,卡诺图,全加器（Fu

8、ll Adder）,A,BC,0,1,00,01,11,10,1,1,1,1,A,BC,0,1,00,01,11,10,1,1,1,1,圈 “ 0 ”,最简与或式,圈 “ 1 ”,逻辑图,(a) 用与门、或门和非门实现,曾用符号,国标符号,(b) 用与或非门和非门实现,3. 集成全加器,TTL：74LS183,CMOS：C661,双全加器,二、加法器（Adder）,实现多位二进制数相加的电路,1. 4 位串行进位加法器,特点：,电路简单，连接方便,速度低 = 4 tpd,tpd 1位全加器的平均 传输延迟时间,2. 超前进位加法器,作加法运算时，总进位信号由输入二进制数直接产生。,特点,优点：

9、速度快,缺点：电路比较复杂,逻辑结构示意图,集成芯片,CMOS：CC4008,TTL：74283 74LS283,两个 1 位二进制数相减，考虑低位借位。,Ai + Bi + Ci -1 ( 低位借位 ) = Di ( 差 ) Ci ( 向高位借位 ),真 值 表,与或式,0 0,1 1,1 1,0 1,1 0,0 0,0 0,1 1,注意与 全加器对比,思考题：如何设计一个 全减器？,一、1 位数值比较器,0 0,0 1,1 0,1 1,0 1 0,0 0 1,1 0 0,0 1 0,真 值 表,函数式,逻辑图, 用与非门 和非门实现,Ai Bi,Li Gi Mi,= Ai Bi,3. 2.

10、 2 数值比较器（Digital Comparator）,二、4 位数值比较器,A = A3A2A1A0,A B,L = 1,A = B,M = 1,A B,G = 1,真值表,B = B3B2B1B0,也可以将表达式变换为:,1 位数值比较器,4 位数值比较器表达式:,4 位数值比较器逻辑图:,1 位数值比较器,4 位集成数值比较器的真值表,级联输入：供扩展使用，一般接低位芯片的比较输出，即 接低位芯片的 FA B 。,扩展：,级 联 输 入,集成数值比较器 74LS85 (TTL),两片 4 位数值比较器, 8 位数值比较器,低位比较结果,高位比较结果,FAB,FAB,B7 A7 B6 A

11、6 B5 A5 B4 A4,B3 A3 B2 A2 B1 A1 B0 A0,比较输出,CMOS 芯片设置 A B 只是为了电路对称，不起判断作用,B7 A7 B6 A6 B5 A5 B4 A4,FAB,B3 A3 B2 A2 B1 A1 B0 A0,FAB,集成数值比较器 CC15485(CMOS),扩展：,两片4 位 8 位,低位比较结果,高位比较结果,P225 3.1, 3.2, 3.3, 3.5,第三章 作 业 1,成教作业： P109 2, 4, 8.（1）（2）,3. 3. 1 编码器（Encoder）,编码：,用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物）,二进

12、制编码器,二十进制编码器,分类：,普通编码器,优先编码器,2nn,104,或,3. 3 编码器和译码器,一、二进制编码器,用 n 位二进制代码对 N = 2n 个信号进行编码的电路,3 位二进制编码器(8 线- 3 线),简化的编码表,函数式,Y2 = I4 + I5 + I6 + I7,Y1 = I2 + I3+ I6 + I7,Y0 = I1 + I3+ I5 + I7,输 入,输 出,I0 I7 是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。,输 入,输 出,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,Y2 Y1 Y0,I

13、0 I1 I2 I3 I4 I5 I6 I7,函数式,逻辑图, 用或门实现, 用与非门实现,优先编码：,允许几个信号同时输入，但只对优先级别最高 的进行编码。优先顺序：I7 I0,编码表,函数式,2. 3 位二进制优先编码器,输入 输出 为原 变量,逻 辑 图,输入 输出 为反 变量,3. 集成 8 线 3 线优先编码器 - 74LS148,芯片禁止工作,芯片正常工作,选通输入控制端,选通输出端,优先扩展输出端,集成 8 线 3 线优先编码器 真值表,输入：逻辑0(低电平）有效,输出：逻辑0(低电平）有效,z z z z z z,集成3位二进制优先编码器74LS148的级联,16线-4线优先编

14、码器,用 4 位二进制代码对 0 9 十个信号进行编码的电路,1. 8421 BCD 编码器：P167,2. 8421 BCD 优先编码器:P169,3. 集成 10线 -4线优先编码器,（74147 74LS147）,三、几种常用编码,1. 二-十进制编码,8421 码 余 3 码 2421 码 5211 码 余 3 循环码 右移循环码,循环码（反射码或格雷码）,ISO码,ANSCII（ASCII）码,二、二-十进制编码器,2. 其他,编码的逆过程，将二进制代码翻译为原来的含义,一、二进制译码器 (Binary Decoder),输入 n 位二进制代码,如： 2 线 4 线译码器,3 线 8

15、 线译码器,4 线 16 线译码器,输出 m 个 信号 m = 2n,3.3.2 译码器（Decoder）,1. 3位二进制译码器 ( 3 线 8 线),真值表,函数式,0 0 0 0 0 0 0 1,0 0 0 0 0 0 1 0,0 0 0 0 0 1 0 0,0 0 0 0 1 0 0 0,0 0 0 1 0 0 0 0,0 0 1 0 0 0 0 0,0 1 0 0 0 0 0 0,1 0 0 0 0 0 0 0,3 线 - 8 线译码器逻辑图, 输出低电平有效,工作原理：,2. 集成 3 线 8 线译码器 - 74LS138,引脚排列图,功能示意图,输入选通控制端,芯片禁止工作,芯片

16、正常工作,3. 二进制译码器的级联,两片3 线 8 线,4 线-16 线,A0,A1,A2,A3,0,1,0 7,8 15,三片 3 线- 8 线,5 线 - 24 线,工 禁 禁,禁 工 禁,禁 禁 工,禁 禁 禁,全为 1,功能特点：,输出端提供全部最小项,电路特点：,与门(原变量输出),与非门(反变量输出),4. 二进制译码器的主要特点,二、二-十进制译码器 (Binary-Coded Decimal Decoder),将 BCD 码翻译成对应的十个输出信号,集成 4 线 10 线译码器：,7442 74LS42,半导体显示(LED),液晶显示(LCD),共阳极,每字段是一只 发光二极管

17、,数码显示器,0 0 0 0 0 0 1,1 0 0 1 1 1 1,0 0 1 0 0 1 0,0 0 0 0 1 1 0,1 0 0 1 1 0 0,0 1 0 0 1 0 0,0 1 0 0 0 0 0, 低电平驱动,0 0 0 1 1 1 1,0 0 0 0 0 0 0,0 0 0 0 1 0 0,三、显示译码器,共阴极, 高电平驱动,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,1 1 1 1 0 0 1,0 1 1 0 0 1 1,1 0 1 1 0 1 1,1 0 1 1 1 1 1,1 1 1 0 0 0 0,1 1 1 1 1 1 1,1

18、 1 1 1 0 1 1,显示译码表 ( 共阴极),a的卡诺图,逻辑表达式,驱动共阴极数码管的电路, 输出高电平有效,驱动共阳极数码管的电路, 输出低电平有效,集成 显示译码器 - 74LS48,引脚排列图,试灯输入端,动态灭零输入端,灭灯输入端/动态灭零输出端,用于测试数码管的好坏,用于消隐无效的零,用于显示多位时数码管的连接,应用练习 用二 - 十进制编码器、译码器、发光二极管七段显示器，组成一个 1 位数码显示电路。当 0 9 十个输入端中某一个接地时，显示相应数码。选择合适的器件，画出连线图。,解,数 据 传 输 方 式,0,1,1,0,并行传送,0,1,1,0,串行传送,并-串转换：

19、数据选择器,串-并转换：数据分配器,在发送端和接收端不需要 数据 并-串 或 串-并 转换装置，但每位数据各占一条传输线，当传送数据位数增多时，成本较高，且很难实现。,3. 4 数据选择器和分配器,3. 4. 1 数据选择器 ( Data Selector ),能够从多路数据输入中选择一路作为输出的电路,一、4 选 1 数据选择器,输 入 数 据,输 出 数 据,选择控制信号,1. 工作原理,D0,D1,D2,D3,D0 0 0,D0,D A1 A0,2. 真值表,D1 0 1,D2 1 0,D3 1 1,Y,D1,D2,D3,3. 函数式,一、4 选 1 数据选择器,3. 函数式,4. 逻辑

20、图,= D0,= D1,= D2,= D3, ,二、集成数据选择器,1. 8 选 1 数据选择器,74151 74LS151 74251 74LS251,引 脚 排 列 图,功 能 示 意 图,禁止,使能,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1,0,A2 A0 地址端,D7 D0 数据输入端,2. 集成数据选择器的扩展,两片 8 选 1（74151）,16 选 1数据选择器,A2,A1,A0,A3,低位,高位,0,0 7,D0 D7,1,D8 D15,方法 1：,四片 8 选 1（74151）,32 选 1 数据选择器,真值表（使用

21、74LS139 双 2 线 - 4 线译码器）,0,四片 8 选 1（74151）,32 选 1 数据选择器,方法 1：,74LS139 双 2 线 - 4 线译码器,1,0 7,0,0 0,0 1,1 0,1 1,D0 D7,D8 D15,D16 D23,D24 D31,方法 2：,四片 8 选 1（74151） +一片4选1(74LS153),四片 8 选 1（74151）,32 选 1 数据选择器,四路 8 位 并行数据,四路 1 位 串行数据,一路 1 位 串行数据,电路见P193,将 1 路输入数据，根据需要分别传送到 m 个输出端,一、1 路-4 路数据分配器,数据 输入,数据输出

22、,选择控制,0 0,0 1,1 0,1 1,D 0 0 0,0 D 0 0,0 0 D 0,0 0 0 D,真 值 表,函 数 式,逻辑图,3. 4. 2 数据分配器 ( Data Demultiplexer ),二、集成数据分配器,用 3 线-8 线译码器可实现 1 路-8 路数据分配器,数据输出,S1 数据输入（D）,地址码,数据输入 (任选一路),高电平有效,低电平有效,二、集成数据分配器,集成3 线-8 线译码器真值表,D,3. 5. 1 用数据选择器实现组合逻辑函数,一、基本原理和步骤,1. 原理：,选择器输出为标准与或式，含地址变量的 全部最小项。例如,4 选 1,8 选 1,3.

23、 5 用 MSI 实现组合逻辑函数,3. 5. 1 用数据选择器实现组合逻辑函数,一、基本原理和步骤,结论：,选择器输出为标准与或式，含地址变量的 全部最小项。,对m 选 1有：,n是选择器地址码的位数。,其一般表达式为：,即：数据选择器可以实现任何组合逻辑函数!,二、应用举例,例 3.5.1,用数据选择器实现函数,解,(2) 标准与或式,(1) n = k -1 = 3 -1 = 2,可用 4 选 1 数据选择器 74LS153,数据选择器,(3) 确定输入变量和地址码的对应关系,令 A1 = A, A0 = B,则 D0 = 0 D1 =D2 = C D3 = 1,F,(4) 画连线图,2

24、. 步骤,(1) 根据 n = k - 1 确定数据选择器的规模和型号,(n 选择器地址码，k 函数的变量个数),(2) 写出函数的标准与或式和选择器输出信号表达式,(3) 对照比较确定选择器各个输入变量的表达式,(4) 根据采用的数据选择器和求出的表达式画出连线图,思考：上例能否用8选1数据选择器实现？,例 3.5.3 用数据选择器实现函数,解,(2) 函数 Z 的标准与或式,8 选 1,(3) 确定输入变量和地址码的对应关系,(1) n = k-1 = 4-1 = 3,若令,A2 = A, A1= B, A0= C,(4) 画连线图,则,D2=D3 =D4 =1,D0= 0,用 8 选 1

25、 数据选择器 74LS151,Z,D1=D,3. 5. 2 用二进制译码器实现组合逻辑函数,一、基本原理与步骤,1. 基本原理：,二进制译码器又叫变量译码器或最小项 译码器,它的输出端提供了其输入变量的 全部最小项。,任何一个函数都可以 写成最小项之和的形式,2. 基本步骤,(1) 选择集成二进制译码器,(2) 写函数的标准与非-与非式,(3) 确认变量和输入关系,例 3.5.5用集成译码器实现函数,(1) 三个输入变量，选 3 线 8 线译码器 74LS138,(2) 函数的标准与非-与非式,(4) 画连线图,解,(4) 画连线图,(3) 确认变量和输入关系,令,则,在输出端需增加一个与非门

26、,P227 3.12 3.13（1）（3） 3.15 3.16（2）（3）,第三章 作 业 2,成教作业： P110 5， 23，24，26.（2）（4）,P224 3.5(1)(4) ，3.6,分类,掩模 ROM,可编程 ROM（PROM Programmable ROM）,可擦除可编程 ROM（EPROM Erasable PROM）,说明:,掩模 ROM,PROM,生产过程中在掩模板控制下写入，内容固定， 不能更改,内容可由用户编好后写入，一经写入不能更改,紫外光擦除（约二十分钟）,EPROM,存储数据可以更改，但改写麻烦，工作时只读,EEPROM 或 E2PROM,电擦除（几十毫秒）,

27、3.6 只读存储器（ROM）,3.6.1 ROM 的结构和工作原理,1. 基本结构,一、ROM 的结构示意图,地址输入,数据输出, n 位地址, b 位数据,最高位,最低位,2. 内部结构示意图,存储单元,数据输出,字 线,位线：b,地址译码器,ROM 存储容量 = 字线数 位线数 = 2n b（位）,地 址 输 入,3. 逻辑结构示意图,(1) 中大规模集成电路中门电路的简化画法,连上且为硬连接，不能通过编程改变,编程连接，可以通过编程将其断开,断开,与门,或门,缓冲器,同相输出,反相输出,互补输出,(2) 逻辑结构示意图,2n个与门构成 n 位 二进制译码器 , 输 出2n 个最小项。,.

28、 . .,n 个 输 入 变 量,b 个输出函数,或门阵列,与门阵列,二、ROM 的基本工作原理,1. 电路组成,二极管或门,二极管与门,位 线,字线,输出 缓冲,2. 工作原理,输出信号的逻辑表达式,字线：,位线：,输出信号的真值表,0 1 0 1,A1 A0,D3 D2 D1 D0,1 0 1 0,0 1 1 1,1 1 1 0,3. 功能说明：可以从不同的角度理解,(1) 存储器,(2) 函数发生器,地址,存储数据,输入变量,输出函数,(3) 译码编码,字线,编码,0 1 0 1,1 0 1 0,0 1 1 1,1 1 1 0,A1 A0,0 0,0 1,1 0,1 1,输入变量,输出函

29、数,译码,编码,3.6.2 ROM 应用举例及容量扩展,一、ROM 应用举例,例 3.6.2,用 ROM 构成能实现逻辑函数 的运算表电路，x的取值范围为015的正整数。,因为x的取值范围为015的正整数，则对应的是4位二进制正整数，用BB3B2B1B0表示。,解：,根据yx2可算出y的最大值是152225，可以用8位二进制数YY7Y6Y5Y4Y3Y2Y1Y0表示。,由此可列出YB2即yx2的真值表。,真值表,逻辑表达式,ROM存储矩阵结点连接图见P209,3.6.2 ROM 应用举例及容量扩展,一、ROM 应用举例,用 ROM 实现以下逻辑函数,例 3.6.2,Y1= m (2,3,4,5,

30、8,9,14,15）,Y2= m (6,7,10,11,14,15）,Y3= m (0,3,6,9,12,15）,Y4= m (7,11,13,14,15）,译码器,编码器,二、ROM 容量扩展,1. 存储容量,存储器存储数据的能力，为存储器含存储单元 的总位数。,存储容量 = 字数 位数,字 word,位 bit,1k 1 : 1024 个字 每个字 1 位 存储容量 1 k,1k 4 : 1024 个字 每个字 4 位 存储容量 4 k,256 8 : 256 个字 每个字 8 位 存储容量 2 k,64 k 16: 64 k 个字 每个字 16 位 存储容量 1024（1M）,2. 存储

31、容量与地址位数的关系,存储容量 256 4,8 位地址,256 = 28,4 位数据输出,存储容量 8k8,8k=8210 =213,13 位地址,8 位数据输出,3. 常用 EPROM,2764 ：,27128 ：,A0 A12,8k8 (64k),13 位地址输入：,8 位数据输出：,O0 O7,输出使能端,1 输出呈高阻,0 使能,片选端,ROM 工作,（ 任意）ROM 不工作输出呈高阻,16k8 (128k),16k = 16210 = 214,27256 ：,32k8 (256k),32k = 32210 = 215,2764,0,1,其他常用的 EPROM,3.7.1 竞争冒险的概

32、念及其产生原因,一、竞争冒险的概念,在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号 过渡干扰脉冲的现象，叫做竞争冒险。,二、产生竞争冒险的原因,1. 原因分析,0,1,1,0,A,B,Y,信号 A、B 不可能突变，需要经历一段极短的过渡时间。而门电路的传输时间也各不相同，故当A、B同时改变状态时可能在输出端产生虚假信号。,3.7 组合电路中的竞争冒险,2. 电路举例, 2 位二进制译码器,假设信号 A 的变化规律如 表中所示,1,0,0,0,0,0,0,1,产生干扰脉冲的时间：,3.7.2 消除竞争冒险的方法,一、引入封锁脉冲,存在的问题：,对封锁脉冲的宽度和产生时间有严格的要

33、求。,二、引入选通脉冲,存在的问题：,对选通脉冲的宽度和产生时间也有严格的要求。,存在的问题：,三、接入滤波电容,导致输出波形的边沿变坏。,四、修改逻辑设计增加冗余项（此方法只适用于单变量变化引起的竞争冒险）,1,1,1,0,0,1,0,0,例如：,由于修改设计方案得当，收到了较好的效果。,当BC1时，有竞争冒险存在,一、组合逻辑电路的特点,组合逻辑电路是由各种门电路组成的没有记忆功 能的电路。它的特点是任一时刻的输出信号只取决于 该时刻的输入信号，而与电路原来所处的状态无关。,逻辑图,逻辑表达式,化简,真值表,说明功能,二、组合逻辑电路的分析方法,三、组合逻辑电路的设计方法,逻辑抽象,列真值

34、表,写表达式 化简或变换,画逻辑图,第三章 小结,四、常用中规模集成组合逻辑电路,1. 加法器：,实现两组多位二进制数相加的电路。 根据进位方式不同，可分为串行进位加法 器和超前进位加法器。,2. 数值比较器：,比较两组多位二进制数大小的电路。,集成芯片：,74LS183（TTL）、C661（CMOS） 双全加器,两片双全加器（如74LS183） 四位串行进位加法器,74283、74LS283（TTL） CC4008（CMOS） 四位二进制超前进位加法器,集成芯片：,7485、74L 85（TTL） CC14585、C663（CMOS） 四位数值比较器,3. 编码器：,将输入的电平信号编成二进制代码的电路。 主要包括二进制编码器、二 十进制编码 器和优先编码器等。,4. 译码器：,将输入的二进制代码译成相应的电平信号。 主要包括二进制译码器、二 十进制译码 器和显示译码器等。,集成芯片：,74148、74LS148、74LS348