计算机组成与结构chap03

1、第3章存储系统，计算机系秦英电话： 6392292电子邮件：3.1内存概述，3.1.1内存分类内存是计算机系统中的一种存储设备，用于存储程序和数据。目前，半导体器件和磁性材料主要用作存储器的存储介质。存储器中最小的存储单元是双稳态半导体电路或互补金属氧化物半导体晶体管或磁性材料的存储单元，它们可以存储二进制代码。一个存储单元由几个存储单元组成，然后一个存储器由许多存储单元组成。3.1存储器概述，3.1.1按存储介质分类的存储器：半导体存储器：由半导体器件组成的存储器。磁性表面记忆：由磁性材料制成的记忆。3.1内存概述，3.1.1按存储模式划分为随机内存的内存分类：任何内存单元的内容都可以随机访

2、问，访问时间与内存单元的物理位置无关。顺序存储器：只能按一定的顺序访问，访问时间与存储单元的物理位置有关。3.1存储器概述，3.1.1存储器分类根据存储器的读写功能，它被分为只读存储器：一种半导体存储器，其存储内容是固定的，只能读而不能写。随机存取存储器：可读写的半导体存储器。3.1存储器概述，3.1.1存储器分类根据信息的可保存性，非永久性存储器：断电后信息消失的存储器。永久存储器：断电后仍能存储信息的存储器。3.1内存概述，3.1.1内存分类根据其在计算机系统中的功能，可分为主内存、辅助内存、缓存和控制内存。3.1内存概述3.1.2内存的分层内存有三个主要特征：速度、容量和位价格(价格/位

3、)。下面的内存层次结构图可以形象地反映这三个特征之间的关系：3.1内存概述，3.1.2内存的层次结构为了解决内存的速度、容量和成本之间的矛盾，现代计算机几乎都有两个存储层次：缓存、主内存和辅助内存，它们构成了一个三级存储系统：缓存、主内存和辅助内存。随着这一层次的不断发展，虚拟存储系统已经形成，3.1内存概述，3.1.3主存技术指标主存的主要性能指标是存储容量、访问时间、存储周期和内存带宽。3.1存储器概述，3.1.3主存储器技术规范存储容量：存储容量是指可以存储在主存储器中的二进制代码的总数，即存储容量=存储单元数和字长(字存储单元是存储机器字的存储单元，对应的地址称为字地址。一个机器字可以

4、包含几个字节，所以一个存储单元也可以包含几个可以单独寻址的字节地址。)在实际使用中，它通常用总字节数来表示，即：存储容量=存储单元数，存储字长/8，3.1内存概述，3.1.3主内存技术指标，存储速度：存储速度用访问时间和访问周期来表示。访问时间，也称为内存访问时间，是指开始一个内存操作(读或写)以完成操作所需的总时间，可分为两种类型：读时间和写时间。内存周期时间是指两次连续独立内存操作所需的最小间隔时间，通常访问周期大于访问时间。3.1内存概述，3.1.3主存内存带宽技术指标：表示每秒进出内存的最大信息数，单位可以用字/秒或字节/秒表示。例如，如果访问周期为500纳秒，并且每个访问周期可以访问

5、16位，那么其带宽为32位/秒。3.2随机存取存储器、3.2.1静态随机存取存储器基本存储元件：基本存储元件是存储器的基础和核心，用于存储一位二进制信息0或1。(六个静态随机存取存储器单元的电路图和读写操作图)、3.2随机存取存储器、3.2.1静态随机存取存储器的组成：(演示)、3.2随机存取存储器、3.2.1静态随机存取存储器的地址解码方式：单解码方式的特点是用一条字线直接选择一个存储单元的每一位，也叫选线法。(图示)双重解码方法的特征在于在X和Y方向上的地址解码，也就是说，所选择的单元由X和Y方向上的地址决定，因此它也被称为复制方法。(如图所示)，3.2随机存取存储器，3.2.1静态随机存

6、取存储器芯片示例：英特尔6116: 2k8位静态随机存取存储器芯片A0A10地址输入I/O1I/O8数据输入/输出ce芯片选择信号OE三态输出使能信号WE读写控制：=0写，=1读VCC电源GND地，(示例)，3.2随机存取存储器，3.2.1静态随机存取存储器存储容量扩展：位扩展：位扩展指增加存储字长(示例：1K 8位存储器由两个字扩展指的是增加存储字的数量(例如：2K 8位存储器由两个1K 8位存储器芯片组成)。字位同时扩展：字位扩展是指增加记忆字。存储器字长(例如：由16个1K 1位存储器芯片组成的2K 8位存储器)、3.2随机存取存储器和3.2.1静态随机存取存储器以及静态随机存取存储器的

7、写周期：读周期和读时间是两个不同的概念。读出时间是从给出有效地址到外部数据总线上读出数据信息稳定出现所经过的时间。读取周期时间是两次连续读取操作之间的时间，它总是大于或等于读取时间。(如图所示)、3.2随机存取存储器、3.2.1静态随机存取存储器和静态随机存取存储器的写周期：为了实现写操作，要求芯片选择CS和写命令we信号都为低电平，并且CS信号和WE信号之间的和的宽度应该至少为tW。(如图所示)，3.2随机存取存储器，3.2.2动态随机存取存储器基本存储单元四管动态存储单元单管动态存储单元，3.2随机存取存储器，3.2.2动态随机存取存储器动态随机存取存储器存储芯片示例英特尔2164 64K

8、 1位动态随机存取存储器芯片访问时间为150纳秒/200纳秒(-15，-20)，功耗低。最大275mW需要每2毫秒刷新一次，并且每次在单元512的A0A7地址输入RAS行地址选通信号CAS列地址选通信号WE。读写信号：=0；=1读、3.2随机存取存储器、3.2.2动态随机存取存储器刷新：动态金属氧化物半导体存储器通过“读出”进行刷新。从最后一次刷新整个存储器到下一次刷新整个存储器的时间间隔称为刷新周期。有三种常用的刷新方法，一种是集中式的，另一种是分布式的，第三种是异步的。3.2随机存取存储器，3.2.2动态随机存取存储器动态随机存取存储器刷新：集中刷新：在整个刷新间隔期间，重复前一段时间的读

9、/写周期或维持周期，当需要刷新操作时，暂停读/写或维持周期，逐行刷新整个存储器，适用于高速存储器。分散刷新：存储器系统周期tc分为两半，周期tm的前半部分用于读/写操作或维护信息，周期tr的后半部分用作刷新操作时间。这样，整个内存每128个系统周期就被完全刷新一次。(图示)异步刷新模式：它是前两种模式的组合。3.2随机存取存储器，3.2.2动态随机存取存储器控制电路：动态随机存取存储器的刷新需要硬件电路的支持，包括刷新计数器、刷新/存储器访问决策、刷新控制逻辑等。这些控制电路形成一个动态随机存取存储器控制器，它把中央处理器信号转换成适合动态随机存取存储器芯片的信号。3.2随机存取存储器，3.2

10、.2动态随机存取存储器控制电路：(1)地址复用开关：刷新时需要提供刷新地址，由复用开关选择。(2)刷新定时器：定时电路用于提供刷新请求。(3)刷新地址计数器：仅光栅信号的刷新操作需要提供刷新地址计数器。(4)仲裁电路：仲裁来自中央处理器的存储器访问请求和来自刷新定时器的刷新请求的优先级。(5)定时发生器：提供行地址选通信号RAS、列地址选通信号CAS和写信号WE。(演示)，3.3只读存储器和闪存，3.3.1只读存储器是只读存储器的缩写，只读存储器只能读而不能写。它最大的优点是不容易失去。只读存储器的分类：根据不同的编程方法，只读存储器通常分为三类：3.3只读存储器和闪存。3.3.1只读存储器屏

11、蔽只读存储器可编程只读存储器可擦除可编程只读存储器可擦除可编程只读存储器可擦除可编程只读存储器，3.3只读存储器和闪存，3.3.2闪存闪存闪存是一种高密度、非易失性读/写半导体存储器，它突破了传统的存储系统，3.3只读存储器和闪存，3.3.2闪存。闪存的工作原理：闪存在可擦除可编程只读存储器功能的基础上增加了电路的电擦除和重编程能力。例如，在28F256A中引入一个指令寄存器来实现这个功能。其功能是：(1)保证TTL电平的控制信号输入；(2)擦除和编程期间稳定的电源；(3)最大限度地与电子顺磁共振兼容。(演示)、3.4缓存内存、3.4.1缓存基本原理缓存是介于中央处理器和主内存之间的小容量内存

12、，其访问速度比主内存快。它可以高速向中央处理器提供指令和数据，加快程序的执行速度。它是解决中央处理器和主存速度不匹配的一项重要技术。(演示)，3.4高速缓冲存储器，3.4.1高速缓冲存储器的基本原理中央处理器和高速缓冲存储器之间的数据交换以字为单位，而高速缓冲存储器和主存储器之间的数据交换以块为单位。一个块由几个固定长度的单词组成。当中央处理器在主存储器中读取一个字时，它将该字的存储器地址发送到高速缓存和主存储器。此时，缓存控制逻辑根据地址判断该字当前是否在缓存中；如果是，该字被立即传送到中央处理器；否则，在主存储器读取周期中，该字从主存储器被读取到中央处理器，同时，包含该字的整个数据块从主存

13、储器被读取到高速缓存。LRU替换算法由总是管理高速缓存使用的硬件逻辑电路实现。(演示)，3.4高速缓冲存储器，3.4.1高速缓冲存储器命中率的基本原则：当中央处理器想要从主存储器读取一个字时，有两种可能性：一种是该数字已经在高速缓冲存储器中，这称为中央处理器访问高速缓冲存储器命中，另一种是不在高速缓冲存储器中。此时，需要将数字所在的整个主内存块一次性转移到缓存中，这称为中央处理器访问缓存未命中，命中率意味着中央处理器要访问的信息已经在缓存中。3.4高速缓冲存储器，3.4.1高速缓冲存储器命中率的基本原则：在程序执行期间，让Nc代表高速缓冲存储器的总访问次数，Nm代表主存储器的总访问次数，h定义

14、为命中率，那么h=Nc/(Nc Nm)，3.4高速缓冲存储器，3.4.1高速缓冲存储器命中率：如果tc表示命中时的高速缓冲存储器访问时间，tm表示未命中时的主存储器访问时间，1-h表示未命中率， 那么高速缓存/主存储器系统的平均访问时间ta是：ta=htc (1-h)tm，其中r=tm/tc表示主存储器比高速缓存慢的比率，而e表示访问效率，那么e=TC Hit rate h与程序行为、高速缓存容量、组织模式和块大小有关。 3.4高速缓冲存储器3.4.2主存储器和高速缓冲存储器之间的地址映射高速缓冲存储器的容量非常小，它存储的内容只是主存储器内容的子集，并且高速缓冲存储器和主存储器之间的数据交换

15、是以块为单位的。所谓的地址映射就是应用某种方法将主存地址定位到缓存中。地址映射有三种方式：完全关联、直接关联和组关联。3.4高速缓冲存储器、3.4.2主存储器和高速缓冲存储器之间的地址映射：主存储器中的块的地址与块的内容一起存储在高速缓冲存储器线中，并且块地址存储在高速缓冲存储器线的标记部分中。这种方法可以将一块主存直接复制到缓存中的任意一行，非常灵活。其主要缺点是比较器电路难以设计和实现，因此只适用于小容量缓存。(演示)、3.4高速缓冲存储器、3.4.2主存储器和高速缓冲存储器之间的地址映射：这也是多对一的映射关系，但是主存储器块只能被复制到高速缓冲存储器的特定行位置。高速缓存的行数I和主存

16、储器的块数j具有以下函数关系：i=j mod m(m是高速缓存中的总行数)。缺点是每个主存储块只有一个固定的行位置要存储，这容易产生冲突。因此，它适用于大容量缓存。(演示)、3.4高速缓冲存储器、3.4.2主存储器和高速缓冲存储器的地址映射组相互关联。这种方法是前两种方法的折衷。它将缓存分成U组，每组有V行，主内存块存储在哪个组是固定的，存储在哪个行是灵活的。在组关联映射中，每组中的行数通常很小，因此这种规模的V通道比较器易于设计和实现。然而，组中块的排出具有一定的灵活性，并且冲突减少。(演示)、3.4缓存内存、3.4.3替换策略缓存的工作原理要求它尽可能保存最新的数据，而替换是不可避免的。对

17、于直接映射的缓存，只需要在这个特定的位置换出原始的主内存块。对于全关联和组关联高速缓存，有必要从允许存储新主存储块的一些特定行中选择一行。常用的替换算法有：最少使用(LFU)算法、最近最少使用(LRU)算法和随机替换。3.4缓存、3.4.3替换策略最少使用(LFU)算法：LFU算法替换一段时间内访问次数最少的数据行。每行设置一个计数器。从0开始，每次访问，被访问行的计数器增加1。当需要替换时，具有最小计数值的行被替换，并且这些行的计数器都被清除。该算法将计数周期限制在这些特定行的两次替换之间的间隔，这不能严格反映最近的访问情况。3.4高速缓冲存储器、3.4.3最近最少使用的替换策略(LRU)算法：LRU算法在不久的