《数字电路与数字逻辑》第十一章

1、第11章数字系统设计基础，第1章，数字系统概念，由可以生成、存储、传输和处理数字信息的多个数字逻辑部件组成的客观实体。二是数字系统的设计工作，1 .以标准化、格式化的方式描述准确的系统逻辑、功能。2 .设计特定电路以实现所述系统逻辑功能。3，数字系统设计方法，1 .自下而上法(Bottom-up)、组件级部件级子系统级系统级；优点：可以继承经过验证和验证的部件和子系统，从而可以重复使用设计、减少设计重复工作和提高设计生产率。缺点：设计者的思想由现成的组件控制，系统化，清晰，容易理解，可靠性高，服务功能好的设计不易实施。2 .由上而下方法、系统层级子系统层级零件层级元件层级，以及概念导向设计方法

2、。在整个设计过程中，充分利用概念(即抽象)来说明和分析设计对象，同时尽早考虑该设计的具体电路、部件和工艺，以捕捉主要矛盾，避免被具体细节束缚。实现系统化、明确、易于理解、可靠性高、可维护性好的设计。3 .主导自上而下的方法，自下而上(TD，(2)输出接口：输出整个系统的各种信号，(3)数据处理器，(4)控制器，输出接口，数据处理器，输入接口通过寄存器组、控制网络、(2)设计、系统逻辑分析，明确数据处理器的操作任务，并建立数据处理器操作明细表作为设计基础。图11.1.2数据处理器模型，组合逻辑网络，QM，Q1，M，1，控制器、(1)型号、组合网络、状态寄存器、组合逻辑网络、外部输入控制信号、外部

3、输出控制信号、S、Q状态寄存器、C、当前、激励信号、图11.1.3控制器型号，(3)系统时钟同时到达所有存储组件的时钟脉冲输入。2 .最小时钟周期、状态信号(CPS)稳定C(控制信号)稳定(寄存器功能选择信号)、Z(输出)稳定CP。3 .异步输入信号转换为同步输入信号，异步输入信号：比系统时钟早或晚的输入信号。，图11.1.5转换电路，3，数字系统设计阶段，1。系统级设计，2 .子系统、零件、元件层级设计，3 .物理设计，(1)逻辑设计，(2)电路设计，(2)掩码ASIC实施(即在硅芯片上构建专用集成电路)，(3) MCM实施(多芯片模块：多芯片模块，)；(4)作为PLD实施；如果确定了系统的

4、每个子系统(请参阅最低子系统)或部件的逻辑功能和结构，则将以比较规范的形式说明系统的逻辑功能。数据处理器设计、控制器设计、操作明细表、状态转移表创建，以及选择适当的部件和连接以实现系统逻辑要求电路设计的结果经常用两种方法表示：电路图方法、硬件说明语言方法。双节寄存器传输语言(RTL)，1 .寄存器传输操作，处理和存储存储的信息，2 .是一种方便的设计工具，表示寄存器传输语言，即寄存器传输操作，并在硬件之间建立简单的对应关系。1，寄存器之间的信息传输，1。寄存器的表示，大写，方块图，图11.2.1寄存器方块图显示，2 .转移操作，2，算术操作，图11.2.5完成添加和增加“1”或运算符“”，两个

5、操作同时实现(并行关系)，以区别算术操作的符号“”和“”。4，移动操作，1。右移操作：XSR(A，X)，2。左移操作：XSL(X，A)、XSR(X)、XSL(X)、5、2。组件，框；带箭头的直线尺寸；系统说明文件。(C)更详细的方案，(D)数据处理模块的细化，图11.3.1智能仪表的方框图，2，算法流程图，1。角色，注意：与电路的计时无关。2 .描述算法的基本符号。入口点；出口点传输帧判断框，(d)判断框，(a)入口点，(b)出口点，(c)传输框，图11.3.2流程图符号，图11.3.3系统图，示例11.3 Aa-x C1，AaASM图片符号，(1)状态框，(2)判断框，(3)条件框，(a)状

6、态框，(b)示例，图11.3.5状态框，图11.(2)指示时钟周期内的系统状态。(3) ASM图表和状态传输图表；不能表示、操作和输出变量与输入变量的函数关系。4 .各种逻辑框之间的时间关系，图11.3.10 ASM块，图11.3.11等效状态图，例如，数字系统中的数据处理器具有两个触发器E和F，一个二进制计数器A1，计数器位分别具有A4、A3和A2。起始信号S使计数器A和触发器F清除“0”，从下一时钟脉冲开始，计数器递增1，直到系统停止工作。系统的工作顺序清除A3和A4的值，即A3=0，触发器E清除“0”，然后继续计算。A3=1，触发器E设置为“1”，检查A4，如果A4=0，则继续计算。如果

7、A4=1，则触发器F设置为“1”，系统停止计数。图11.3.12示例11.3.3 ASM图，表11.3.1 ASM图的操作序列，5 .ASM图的设置，原则1:将状态放置在算法的起点，原则2:不能同时实现的寄存器传输操作必须分为状态。原则3:如果受到寄存器操作的影响，则判断需要在其间放置状态。aa1，0，t0，s，a3，1，t1，a4，0，1，系统级设计，1 .算法设计，(1)手动计算过程，算法规则：两个R位的二进制数相乘，乘积为2r位。如果乘数的第I位为0，则第I位的部分积为0。乘数的I上为1时，I上的部分积是乘数。(一次添加)，第I位的部分积加i-1位的部分积时向左移动一位。，(2)电路实现

8、过程，(多次添加)，(3)部分乘积左移算法流程图和系统初始图，(4)部分和右移算法流程图和系统初始图，2 .系统的微结构图和ASM图确定，表11.4.1乘法的手计算Qsr (q) MSL (m)，y加法命令、乘数寄存器、左移命令、左移命令、右移命令、10 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0，a=00000CNT=0 M=1010(皮倍数)；Q=1101(乘数)CNT=0 Qr=1，AA M(添加后A=00000 1010=01010) ASR(A)(移动后a=00101)，qsr QSRQ=1101(乘数)CNT=0 Qr=1，AA M(添加后A=01010) ASR(A)(移动后A=00101)，QSR(Ar，Q)确定系统的微结构和ASM图，2，子系统级，零件级，元件级设计，1 .数据处理器设计，2 .控制器设计，(1)使用每个状态的触发方法，(2)数据选择器、寄存器、解码器方法，(3) PLA方法，表11.4.3乘法器明细表，图11.4.4乘法器的ASM图表，表11.4.6 74163菜单， 对于Q2 Q1(A1A0)=00，01，10，D1分别为s1，0、s3、D2和Q2 Q1 (a1a0)=00。寄存器、(3)提高系统运行速度。首先，使用PLD设备