数字电路设计CH55.ppt_第1页
数字电路设计CH55.ppt_第2页
数字电路设计CH55.ppt_第3页
数字电路设计CH55.ppt_第4页
数字电路设计CH55.ppt_第5页
已阅读5页，还剩16页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、01，5.5程序设计师码元逻辑门电路，5.5.1程序设计师码元计数器，1，程序设计师码元同步相加计数器，n=11，001，1，0，0，1， 2、程序设计师同步减法器，例如二进制减法计数器CC14526 :异步清除异步定径套的数量、CF级联反应反馈输入、(N 16 )、计数容量=N 1、N=D3D2D1D0、状态图：D3D2D1D0 0、2. BO低等级的CF； 3、低级别Q3高级别CP；4 .最低级别的BO接本级别的EN； 其侑各级的EN=0；6 .各级的CR连接，LD连接由s控制。 将预定径套数送入计数器，使得CR，N0，工作原理为：n 1，1.n=n0- 16n 1。 CF0=B1=0，因

2、此按照减法规则进行计数。 3 .高电平减少到0，CF0=B1=1，低电平也减少到0，EN=B0=0，禁止CP输入，计数完成。5.5.2可程序设计师逻辑老虎钳(PLD )，(Programmable Logic Device )，1，PLD的基本构造和分类，(1)基本构造， PLD的输入缓冲区O2 O1 O 0有阵列(固定)或阵列(可程序设计师)、缺点：标准和或公式芯片面积大的利用率低、不经济、用途：记忆体函数表示解码电路、(Programmable Read Only Memory )、 但无法实现或阵列(可编程)、优点：阵列或同时可编程阵列可实现最简单的逻辑或公式，缺点：价格高的男同性恋利用

3、率不高(可编程逻辑阵列)、(3) PAL缺点：输出方式固定一次计程仪编程、(Programmable Array Logic )、(4) GAL、通用阵列逻辑、阵列与(可程序设计师)或阵列与(固定)、优点： (Generic Array Logic )，2 .按程序设计师改写方法分类， 3 .不同组合时间节点，组合类型PAL，组合电路，PROM，PLA，时间节点电路， 按时间节点区分(1)PAL的基本原理、1 .基本男同性恋阵列构造、输入项目、第1积分项控制三状态输出、可程序设计师阵列、固定与男同性恋、2. PAL的异步I/O输出构造、3. PAL的暂存器输出构造、4 .组合型pal，(PAL

4、 16L8)、输入变量： I1 I10， IO2 IO7，输出变量： O1，IO2 IO7，O8，5 .(2)GAL的基本原理是，根据PAL结构，使用输出逻辑宏蜂窝结构构成gal。输出逻辑宏蜂窝(OLMC Out Logic Cell )、OLMC决定用5种不同的输出组类型5种输出组类型结构控制字以柱计程仪方式定径套GAL芯片内部的结构控制字暂存器， 2个选择1数据选择器2个4选择1数据选择器、积分数据选择器、输出数据选择器、3状态数据选择器、回种子文件数据选择器、回种子文件、2. FMUX的输出与3个结构控制字的关系、 3 .在OLMC的输出结构输入端子未脚丫子的情况下，可以将OLMC与输入端子组合，构成更复杂的时间节点电路

人人文库> 全部分类> 生活休闲 > 科普知识

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论