《计算机组成原理》唐朔飞-第二版-高等教育出版社-课后答案.ppt

1、计算机系统导论，第1章，学习和解决方案，1。什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？解决方案：P3计算机系统是计算机硬件、软件和数据通信设备的物理或逻辑复合体。计算机硬件计算机的物理实体。计算机操作所需的计算机软件、程序和相关数据。硬件和软件在计算机系统中是相互依赖和不可缺少的，所以它们同等重要。5.冯诺依曼计算机的特点是什么？解决方案：冯电脑的特点是：由五部分组成：运算单元、控制器、存储器、输入设备和输出设备；指令和数据以相同的形式(二进制形式)存储在内存中；指令由操作码和地址码组成。指令按顺序存储在存储器中，通常自动提取并按顺序执行；以算术为中心(原冯的机器)。解释

2、以下概念：主机、中央处理器、主存储器、存储单元、存储元件、存储原语、存储元件、存储字、存储字长、存储容量、机器字长和指令字长。解决方案：P10主机是计算机硬件的主要部分，由中央处理器MM(主存或内存)组成；中央处理器是计算机硬件的核心部件，由算术单元控制器组成；计算机的主存储器，存储运行的程序和数据，是计算机的主要工作存储器，可以随机存取；能够存储机器字并具有特定存储地址的存储单元；存储一位二进制信息的物理元件，它是存储器中最小的存储单元，也称为存储元件或存储元件，不能独立访问；存储在用于存储字的存储单元中的二进制代码的逻辑单元；以字长存储存储在存储单元中的二进制码的位数；可存储在存储容量存储

3、器中的二进制代码的总量；中央处理器可以同时处理的数据位数；指令字长度是指令的二进制代码位数；解释下列英文缩写词的中文意思：中央处理器、个人计算机、信息检索器、计算单元、算术逻辑单元、加速计算单元、MQ、x、MAR、多数据检索器、输入/输出、最小均方误差、消费物价指数、浮点运算。解决方案：中央处理器，中央处理器，见问题7；PCProgram Counter，一种存储当前待执行指令地址的计数器，可自动计数形成下一条指令的地址；指令寄存器，指令寄存器，用于存储当前执行的指令的寄存器；控制器中产生微操作指令序列的部件是控制器的核心部件；算术逻辑单元，算术逻辑运算单元，完成算术逻辑运算的算术单元中的逻辑

4、部件；运算单元中的累加器、累加器和寄存器，用于存储运算前的操作数和运算后的运算结果；MQMultiplier-商寄存器，用于存储乘法时的乘数和除法时的商。字母x没有特定的缩写，可以用作任何零件名称。这里，操作数寄存器，即算术单元中的一个工作寄存器，用于存储操作数；内存地址寄存器，用于存储内存中要访问的内存单元的地址；内存数据寄存器，内存数据缓冲寄存器，主存储器中的一种寄存器，用于存储从某个存储单元中读取或写入某个存储单元的数据；输入输出设备是输入设备和输出设备的总称，用于计算机内外信息的转换和传输；MIPS每秒百万条指令，每秒执行的百万条指令的数目，是计算机运算速度指数的度量单位；每条指令的周

5、期数，执行一条指令所需的时钟周期数，以及计算机运行速度指数的测量单位之一；每秒浮点运算，每秒浮点运算，计算机运算速度的度量单位之一。指令和数据存储在内存中。计算机如何区分它们？解决方案：计算机硬件主要通过不同的时间段来区分指令和数据，也就是说，两个指令都在获取周期(或获取微程序)中获取，而数据在执行周期(或对应的微程序)中获取。此外，它还可以通过地址源来区分，即指令是从PC机指示的存储单元中取出的，操作数地址由指令地址码提供。返回目录，系统总线，第3章，第1节。什么是公共汽车？公共汽车传输的特点是什么？为了减少总线负载，总线上的组件应该具有什么特性？解决方案：总线是由多个组件共享的传输组件；总

6、线传输的特点是：在某一时刻，总线上只能传输一个信息，即可以分时使用；为了降低总线负载，总线上的组件应该通过三态驱动缓冲电路与总线通信。4。为什么设置总线仲裁控制？常见的集中总线控制有哪些？他们的特点是什么？哪种方法的响应时间最快？哪种方法对电路故障最敏感？解决方案：总线仲裁控制解决了多个组件同时申请总线时的使用权分配问题；常见的集中总线控制有三种：链式查询、计数器查询和独立请求；特点：链式查询方法简单，易于扩展，对电路故障最敏感；计数器查询模式的优先级设置灵活，对故障不敏感，连接和控制过程复杂；独立请求法仲裁速度最快，但硬件设备多，连接多，成本高。5.解释以下概念：总线主设备(或主模块)、总线

7、从设备(或从模块)、总线传输周期和总线通信控制。解决方案：总线的主设备(主模块)是指在总线传输过程中拥有总线控制权的设备(模块)；总线的从设备(从模块)是指在总线传输过程中，与主设备协同完成传输的设备(模块)，它只能被动接受主设备发送的命令；总线的传输周期、总线完成完整可靠传输所需的时间；总线通信控制是指总线传输过程中双方时间协调的方式。尝试比较同步通信和异步通信。解决方案：同步通信由统一的时钟控制。控制方式简单，灵活性差。当系统中各部件的工作速度相差很大时，总线工作效率明显下降。适用于速度相差不大的场合；异步通信不受统一时钟控制，组件通过响应模式连接。控制方式更加同步和复杂，灵活性高。当系统

8、中各部件的工作速度相差很大时，有利于提高公交车的工作效率。为什么半同步通信保留了同步通信和异步通信的特点？解决方案：半同步通信不仅可以像同步通信一样由统一的时钟控制，还可以像异步通信一样允许不一致的传输时间，因此其工作效率介于两者之间。10。为什么要制定公交标准？你知道目前流行什么样的公交车标准吗？什么是即插即用？哪辆巴士有这个功能？解决方案：总线标准的设置主要解决不同厂家的各种模块化产品的兼容性问题；流行的总线标准有ISA、e ISA、PCI等。即插即用就是即插即用。EISA和PCI有这个功能。11.绘制具有双向传输功能的总线逻辑图。解决方案：这个问题实际上需要设计一个双向总线收发器。设计要

9、素是三态、方向和使能等控制功能的实现。请参考总线缓冲芯片的内部电路，如74LS245。逻辑图如下：(n位)、g、dir、a1、B1、12。让数据总线与四个寄存器a、b、c和D相连。(2)设计一个电路来实现以下操作：在T0完成数据总线；在T1完成总线a；在T2完成一辆公共汽车；在T3完成公交b。(1)具有三态输出的D型寄存器74LS374用作四个寄存器A、B、C和D，其输出可以直接挂在总线上。三个寄存器A、B和C的输入由同一个脉冲驱动。请注意-OE是级别控制的，并且-OE、之间的时间匹配关系为：busa=busb=busc=CPDBUS=-OE；现在，以8位总线为例，该电路的设计如下图所示：、数

10、据总线、D7D0、节拍和脉冲之间的匹配关系如下：时钟：CLK:节拍电平：ti:驱动脉冲：Pi:在图中，脉冲被包裹在电平中，为了留出更多的传输时间，脉冲被设置在电平的后沿附近。拍频和脉冲分布逻辑如下：2位格雷码同步计数器，1，1，1，1，1，时钟：CLK:输出：T0: T1: T2: T3:输入：P0: P1: P2: P3:、)，=1，1Q 8Q OE 1D 8D，374 A，1Q 8Q OE 1D 8D，374 B，BUSB，DBUS，CBUS，BBUS，ABUS，BUSA，1Q 8Q OE 1D 8D，374 D，BUSD，1Q 8Q OE G 1D，8D，373，1Q 8Q OE 1D，

11、Busc，374C，T1T3 T0t2，数据总线(D7D0)，让：ABUS=-T2 DBUS=-T0 BUSC即，访问周期=访问时间恢复时间5。内存的带宽是多少？如果存储器的数据总线宽度为32位，存取周期为200纳秒，那么存储器的带宽是多少？解决方案：内存带宽指的是单位时间内进出内存的最大信息量。存储器带宽=1/200 ns32位=160M位/秒=20mb/s=5个字/秒。6.机器的字长为32位，存储容量为64KB。用词来称呼它的称呼范围是什么？如果主存是按字节寻址的，试着画出主存字地址和字节地址的分配。解决方案：当存储容量为64KB时，按字节寻址范围为64KB，那么：按字寻址范围=64KB

12、8/32=16K，按字节寻址时的主内存地址分配图如下：0、1、2、3、6、5、4、65534、65532、7、6532。选择以下不同规格的内存芯片时，您需要多少芯片？1KX4位、2KX8位、4KX4位、16KX1位、4KX8位、8KX8位解决方案：地址线和数据线之和=14 32=46；所需件数为1KX4:16KX32/1KX4=16X8=128件2KX8:16KX32/2KX8=8X4=32件4KX4:16KX32/4KX4=4X8=32件16KX1:16KX32/16KX1=32件4KX 8:16KX 32/4KX 8=4=16件8KX8:16KX32/8KX8=2X4=8件，9。什么是刷新

13、？为什么要刷新？解释有几种刷新的方法。解决方案：定期刷新动态随机存取存储器的所有重写过程；刷新原因由于电容泄漏导致的动态随机存取存储器信息衰减需要及时补充，所以安排定期刷新操作；有三种常用的刷新方法：集中式、分布式和异步式。集中：在最大刷新间隔内，集中安排一段时间刷新；分布式：在每个读/写周期之后插入一个刷新周期，没有CPU访问停滞时间；异步：这是集权和分权的折衷。10。半导体存储芯片有多少种解码驱动模式？解决方案：半导体存储芯片有两种解码驱动方法：选线法和重复法。选行方法：地址解码信号只选择同一字的所有位，结构简单，设备昂贵；复制方式：地址解码分为行和列两部分，行和列解码行的交集为选择单元。

14、这种方法利用行和列解码信号的一致性来寻址，也称为矩阵解码。它可以大大节省设备消耗，是最常用的解码驱动方式。11.画出由10244位存储芯片组成的648位存储器的逻辑框图。要求将64K分成4页，每页分成16组，表示需要多少个内存芯片。解决方案：假设使用静态随机存取存储器芯片，芯片总数=64KX8位/10244位=642=128个芯片。意义分析：本课题设计的记忆结构分为三个层次：整体、页面和小组，所以在绘图时也应该分为三个层次。首先，应该确定每一级的容量：页面容量=总容量/页面数量=64KX8位/4=16KX8位；组容量=页面容量/组号=16KX8位/16=1KX8位；一组中的件数=组容量/件容量=1KX8位/1KX4位=