CPLD技术及其应用1.ppt

1、李 登 峰,CPLD技术及其应用,主要内容,第一部分 CPLD概述 第二部分 VHDL程序设计 第三部分 开发软件使用 第四部分 系统设计方法及范例,第一部分 CPLD概述,主要内容: 一、什么是CPLD？ 二、CPLD的优点 三、可编程逻辑器件的发展历史 四、FPGA/CPLD概述 五、 FPGA/CPLD结构原理初步 六、 CPLD和FPGA的选用 七、 ALTERA系列CPLD简介 八、 CPLD的开发工具 九、 FPGA/CPLD的开发流程,一、什么是CPLD？,逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实

2、现复杂的时序和组合逻辑功能。 可编程逻辑器件（PLDProgrammable Logic Device）：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。,复杂可编程逻辑器件 :CPLD (Complex Programmable Logic Device) 一种较PLD为复杂的逻辑元件,是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。,现场可编程门阵列:FPGA (Field P

3、rogrammable Gate Array),现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）是可编程逻辑器件的两种主要类型。,FPGA提供了最高的逻辑密度、最丰富的特性和最高的性能。FPGA被应用于范围广泛的应用中，从数据处理和存储，以及到仪器仪表、电信和数字信号处理等。,FPGA/CPLD能够做什么? 可以实现任何数字功能,上至高性能DSP、CPU，下至简单的74系列电路。 FPGA/CPLD如同一张白纸或一堆积木，工程师可以借助传统的原理图输入法，或是硬件描述语言自由的设计数字系统。,1、集成度高，可以替代多至几千块通用IC芯片 2、极大减小电路的面积，降低功耗，提高可靠性

4、 3、具有完善先进的开发工具 4、提供语言、图形等设计方法，十分灵活 5、通过仿真工具来验证设计的正确性 6、可以反复地擦除、编程，方便设计的修改和升级 7、灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间 8、保密性好,二、PLD的优点,三、可编程逻辑器件的发展历史,1、问题提出：采用中小规模器件的局限 （1）电路板面积很大，芯片数量很多，功耗很大，可靠性低提高芯片的集成度 （2）设计比较困难能方便地发现设计错误 （3）电路修改很麻烦提供方便的修改手段 PLD器件的出现改变了这一切！ 2、萌芽：早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可按除只读存贮器(EPROM)和电

5、可擦除只读存贮器(EEPROM)三种。由于结构的限制，它们只能完成简单的数字逻辑功能。 3、提高：PAL(可编程阵列逻辑)和GAL(通用阵列逻辑) 早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模较小的电路,4、完善： 为了弥补这一缺陷，20世纪80年代中期。 Altera和Xilinx分别推出了类似于PAL结构的扩展型 CPLD(Complex Programmab1e Logic Dvice)和与标准门阵列类似的FPGA(Field Programmable Gate Array)，它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围

6、宽等特点。 这两种器件兼容了PLD和通用门阵列的优点，可实现较大规模的电路，编程也很灵活。,5、发展趋势： （1）向高集成度、高速度方向进一步发展 （2）最高集成度已达到400万门 （3）向低电压和低功耗方向发展，5V3.3V2.5V1.8V更低 （4）内嵌多种功能模块 RAM，ROM，FIFO，DSP，CPU （5）向数、模混合可编程方向发展,四、FPGA/CPLD概述,1、FPGACPLD的主要生产商 Altera公司、Xilinx公司、Lattice等,排名 公司 销售额(亿美金) 市场占有率 1 Altera 5.96 30.1 2 Xilinx 5.74 29.0 3 Vantis

7、2.20 11.1 4 Lattice 2.18 11.0 5 Actel 1.39 7.0 6 Luccent 0.85 4.3 7 Cypress 0.44 2.2 8 Atmel 0.42 2.1 9 Philips 0.28 1.4 10 Quicklogic0.24 1.2, 最大的PLD供应商之一 FPGA的发明者，最大的PLD供应商之一 ISP技术的发明者 提供军品及宇航级产品,可编程逻辑期间主要生产厂家和网址,2、PLD器件的分类按集成度,低密度 PROM,EPROM,EEPROM,PAL,PLA,GAL 只能完成较小规模的逻辑电路 高密度 EPLD ,CPLD,FPGA 已经

8、有超过400万门的器件可用于设计大规模的数字系统集成度高，甚至可以做到SOC（System On a Chip）,PLD器件的分类按结构特点,基于与或阵列结构的器件阵列型 PROM，EEPROM，PAL，GAL，CPLD CPLD的代表芯片如：Altera的MAX系列 基于门阵列结构的器件单元型 FPGA,PLD器件的分类按编程工艺,（1）熔丝或反熔丝编程器件Actel的FPGA器件 体积小，集成度高，速度高，易加密，抗干扰，耐高温只能一次编程，在设计初期阶段不灵活 （2）SRAM大多数公司的FPGA器件 可反复编程，实现系统功能的动态重构 每次上电需重新下载，实际应用时需外挂EEPROM用于

9、保存程序 （3）EEPROM大多数CPLD器件 可反复编程 不用每次上电重新下载，但相对速度慢，功耗较大,3、FPGA与CPLD的区别,FPGA采用SRAM进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。,FPGA器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结合起来实现。CPLD的与或阵列结构，使其适于实现大规模的组合功能，但触发器

10、资源相对较少。,FPGA为细粒度结构，CPLD为粗粒度结构。FPGA内部有丰富连线资源，CLB分块较小，芯片的利用率较高。CPLD的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线，因此CPLD利用率较FPGA器件低。,FPGA为非连续式布线，CPLD为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但走的路线不同，因此延时不易控制，要求开发软件允许工程师对关键的路线给予限制。CPLD每次布线路径一样，CPLD的连续式互连结构利用具有同样长度的一些金属线实现逻辑单元之间的互连。连续式互连结构消除了分段式互连结构在定时上的差

11、异，并在逻辑单元之间提供快速且具有固定延时的通路。CPLD的延时较小。,4、FPGA与CPLD的共同点,它们是由三大部分组成的： （1）一个二维的逻辑块阵列，构成了PLD器件的逻辑组成核心； （2）输入输出块； （3）连接逻辑块的互连资源，由各种长度的连线线段组成，其中也有一些可编程的连接开关，它们用于逻辑块之间、逻辑块与输入输出块之间的连接。,5、PLD的命名,EPM7 128 S L C 8410 EPM7：产品系列为EPM7000系列 128：有128个逻辑宏单元 S：电压为5V，AE为3.3V，B为2.5V L：封装为PLCC，Q代表PQFP等 C：商业级（Commercial）070

12、度， I：工业级（Industry），4085度 M：军品级（Military），55125度 84：管脚数目 10：速度级别,特殊功能的管脚 电源脚VCC和GND，VCC一般分为VCCINT和VCCIO两种 JTAG管脚：实现在线编程和边界扫描 配置管脚（FPGA）：用于由EEPROM配置芯片 信号管脚 专用输入管脚：全局时钟、复位、置位 可随意配置其功能为：输入、输出、双向、三态,管脚的定义,五、 FPGA/CPLD结构原理初步,1、数字电路的基本组成,（1）任何组合电路都可表示为其所有输入信号的最小项的和或者最大项的积的形式。 （2）时序电路包含可记忆器件（触发器），其反馈信号和输入信号

13、通过逻辑关系再决定输出信号。,2、PLD的逻辑符号表示方法,3、PROM结构,与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。 EPROM和EEPROM,用PROM实现组合逻辑电路功能,实现的函数为：,4、PLA结构,PLA的内部结构在简单PLD中有最高的灵活性。,5、PAL结构,与阵列可编程使输入项增多，或阵列固定使器件简化。 或阵列固定明显影响了器件编程的灵活性,GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列。可以实现时序电路。,6、GAL结构,GAL器件的OLMCOutp

14、ut Logic Macro Cell,每个OLMC包含或阵列中的一个或门 组成： 异或门：控制输出信号的极性 D触发器：适合设计时序电路 4个多路选择器,反馈信号选择,输出选择,输出使能选择,或门控制选择,7、CPLD内部结构（Altera的MAX7000S系列）,I/O单元,逻辑阵列模块,连线资源,宏单元内部结构,乘积项逻辑阵列,乘积项选择矩阵,可编程 触发器,可编程的I/O单元,能兼容TTL和CMOS多种接口和电压标准 可配置为输入、输出、双向、集电极开路和三态等形式 能提供适当的驱动电流 降低功耗，防止过冲和减少电源噪声 支持多种接口电压（降低功耗） 1.20.5um,5V 0.35u

15、m,3.3V 0.25um,internal 2.5V,I/O3.3V 0.18um,internal 1.8V,I/O2.5V and 3.3V,可编程连线阵列,在各个逻辑宏单元之间以及逻辑宏单元与I/O单元之间提供信号连接的网络 CPLD中一般采用固定长度的线段来进行连接，因此信号传输的延时是固定的，使得时间性能容易预测。,内部结构称为LCA（Logic Cell Array）由三个部分组成： 可编程逻辑块（CLB） 可编程输入输出模块（IOB） 可编程内部连线（PIC）,8、FPGA结构原理图,PIC,CLB包含多个逻辑单元,IOB,LE的内部结构,查找表的基本原理1,N个输入的逻辑函数

16、需要2的N次方的容量的SRAM来实现，一般多个输入的查找表采用多个逻辑块级连的方式,查找表的基本原理2,N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多于输入的查找表采用多个逻辑块级连的方式,FPGA中的嵌入式阵列（EAB）,可灵活配置的RAM块 用途 实现比较复杂的函数的查找表，如正弦、余弦等。 可实现多种存储器功能，如RAM，ROM，双口RAM，FIFO，Stack等 灵活配置方法：2568，也可配成5124,六、 CPLD和FPGA的选用,根据上面PLD的结构和原理可以知道，PLD分解组合逻辑的功能很强，一个宏单元就可以分解十几个甚至2030多个组合逻辑输入。而FPGA的一

17、个LUT只能处理4输入的组合逻辑，因此，PLD适合用于设计译码等复杂组合逻辑。 但FPGA的制造工艺确定了FPGA芯片中包含的LUT和触发器的数量非常多，往往都是几千上万，PLD一般只能做到512个逻辑单元，而且如果用芯片价格除以逻辑单元数量，FPGA的平均逻辑单元成本大大低于PLD。 所以如果设计中使用到大量触发器，例如设计一个复杂的时序逻辑，那么使用FPGA就是一个很好选择。 同时PLD拥有上电即可工作的特性，而大部分FPGA需要一个加载过程，所以，如果系统要可编程逻辑器件上电就要工作，那么就应该选择PLD。,七、 ALTERA系列CPLD简介,1、MAX系列 2、ACEX系列 3、FLE

18、X系列 4、APEX系列,八、 CPLD的开发工具,Xilinx 公司 1、ISE 2、PlanAhead 3、SYSTEM GENERATOR 4、,ALTERA公司： 1、MAXPLUS 2、Quartus,九、 FPGA/CPLD的开发流程,1、设计输入,原理图输入 使用元件符号和连线等描述 比较直观，但设计大规模的数字系统时则显得繁琐 HDL语言输入 逻辑描述功能强 成为国际标准，便于移植 原理图与HDL的联系与高级语言与汇编语言类似,2、设计处理,综合和优化 优化：将逻辑化简，去除冗余项，减少设计所耗用的资源 综合：将模块化层次化设计的多个文件合并为一个网表，使设计层次平面化 映射 把设计分为多个适合特定器件内部逻辑资源实现的逻辑小块的形式 布局与布线 将已分割的逻辑小块放到器件内部逻辑资源的具体位置并利用布线资源完成各功能块之间的连接 生成编程文件 生成可供器件编程使用的数据文件,3、模拟仿真,功能仿真 不考虑信号传