组成原理期末复习.ppt

1、第一章 计算机系统概论,存储程序概念,第一台电子数字计算机 1946、美国、ENIAC 存储程序概念的提出 1945、美籍匈牙利数学家冯诺依曼 硬件系统由五大基本部件组成； 计算机内部采用二进制来表示指令和数据； 将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作。 第一台存储程序计算机 1949 、英国剑桥大学威尔克斯、EDSAC,输入设备,主存储器,输出设备,运算器,控制器,外存储器,存储器,外设,CPU,主机,数据,控制,地址或指令,计算机的硬件组成,微程序级,机器语言级,操作系统级,汇编语言级,高级语言级,硬操作时序级,应用语言级,实际机器,虚拟机器,系统软件,应用软件,计算

2、机系统的多层次结构,第二章运算方法与运算器,数制与编码,进制之间转换 BCD码 8421码 2421码 各位权分别为2、4、2、1 是一种对9的自补码。 余3码 在8421码的基础上加0011形成的 是一种对9的自补码。,数的机器码表示,无符号数、带符号数 原码、反码、补码 正数的原、反、补码相等 补码和反码的符号位可参与运算 补码的零的表示形式唯一 补码负数表示范围宽,定点数表示范围,原码定点数(字长n+1位) 纯小数：(12-n )(1-2-n ) 例：字长为8位，则 最小定点小数 -127/128 最大定点小数 127/128 纯整数：-( 2n 1)(2n -1) 例：字长为8位，则

3、最小定点整数 -127 最大定点整数 127,1.1111111,0.1111111,11111111.,01111111.,补码定点数(字长n+1位) 纯小数： -11 2-n 例：字长为8位,则 最小定点小数 - 1 最大定点小数 127/128 纯整数：- 2n 2n 1 例：字长为8位,则 最小定点整数 -128 最大定点整数 127,1.0000000,0.1111111,10000000.,01111111.,定点数表示范围,已知X为下列数值 0.1010； 0； 0； 0.1010。,请写出每一个数的X原、X补、（设字长5位，其中含1位符号位） 解答：当X0.1010时： X原0

4、.1010 X补0.1010 当X0时： X原0.0000X补0.0000 当X0时： X原1.0000X补0.0000 当X0.1010时： X原1.1010X补1.0110,若阶码数值部分为K位，尾数数值部分为n位， 均用补码表示，则,浮点数的表数范围,IEEE754标准的浮点数,32位短浮点数,1.尾数隐含了最高位1(位权20),实际为24位 2.尾数采用原码表示 3.阶码采用偏置值为127的移码表示,规格化的浮点数,为了充分利用尾数的有效数位，规定尾数值应在0.51之间。 补码表示时，尾数的最高位应与符号位不同 当 1/2 = M 1 时，应有0.1 的形式 当 1 = M - 1/2

5、 时，应有1.0 的形式,为什么是，而不是=?,为什么是=?,补码的表示范围比原码宽,可以表示-1, -1补=1.0000000,是规格化的浮点数,-1/2原=1.1000000 -1/2补=1.1000000 不是规格化的浮点数,浮点,X补Y补10.10111001 表示成浮点数 设尾数和阶码各取2位符号位，于是有： 阶码：00 000；尾数：10.10111001 其中阶码为3位，尾数为8位（符号位数自己确定） 规格化：因为Sf1Sf21，需右规，得： 00 001；11.010111001 舍入处理：采用“0舍1入”法 11.01011100 1 11.01011101 判溢出：阶码的两

6、符号位为“00”，无溢出。故结果为： X补Y补00 001；11.01011101,用32位二进制表示浮点数据，其中阶码8位（含1位符号位）补码表示，尾数24位（含1位符号位）补码表示。试写出其可表示的浮点规格化最小正数 （ 参考10页学生自己填写 ）和最小负数（参考10页学生自己填写 ）。 浮点数的规格化目的是使浮点数的尾数的最高位为有效数位。当尾数用补码表示时，符号位与小数点后的第1位不相等则为已经规格化的数据，否则为非规格化的数据。通过规格化，可以保证运算数据的精度。,定点加减运算,Y原=1.0110 Y补=1.1010 -Y补=0.0110,补码加减法 x补+ y补= x+y补(mod

7、 2n) x-y补=x+(-y)补= x补+ -y补 (mod 2n) 补码的溢出判断 同号相加时才可能产生溢出。 双高位判别法 CfCo=1 变形补码方法 01-正溢出 10-负溢出 11-负数 00-正数,定点乘除运算,计算机实现乘除法的方法 纯软件 低档微机，只能用子程序来实现乘除运算。 硬件扩充 中、小、微型机，增加一些硬件设备，乘除运算变换成累加和移位操作。 专用硬件 中、大型机，设置专用的乘除法器。,串行乘法补码一位乘法运算,比较法、Booth法 参加运算的数用补码表示，符号位参加运算 被乘数X与部分积取双符号位 乘数Y取单符号位，末位增设附加位Yn+1,初值0 Yn与Yn+1构成

8、了各步运算的判断位 进行n+1步操作，但第n+1步不移位 按补码右移规则移位,Yn Yn+1 操作 原部分积1 原部分积X补, 1 原部分积X补,1 原部分积1,串行除法补码不恢复余数法运算,第一步，判断是否够除，不是简单地相减。 补码表示时 被除数、除数同号，相减 被除数、除数异号，相加 中间过程中，不同情况不同处理。 余数、除数同号，商1，1，+-Y补 余数、除数异号，商0，1，+Y 商的校正。 末尾恒置1法,运算器的基本组成,定点运算器的基本组成 ALU、寄存器组、内部总线、判别逻辑和控制电路、多路选择器或锁存器。 运算器的三种总线结构 单总线、双总线、多总线 ALU的进位方式 串行进位

9、的缺陷：运算时间长。 并行进位方式： 单级先行进位：组内并行，组间串行。 多级先行进位：组内并行，组间并行。,74181芯片应用举例,单级先行进位：组内并行，组间串行。 前片的Cn+4与下一片的Cn相连。 影响运算速度 例1：由4片74181组成单级先行进位的16位ALU。,74181芯片应用举例,多级先行进位：组内并行，组间并行。 需利用74182CLA先行进位部件。 例2：由4片74181组成两级先行进位的16位ALU。,Cn+x =G0+P0Cn Cn+y =G1+P1Cn+x =G1 +P1(G0+P0Cn)=G1+P1G0+P1P0Cn Cn+z=G2+P2Cn+y=G2+P2( G

10、1+P1G0+P1P0Cn) =G2+P2 G1+ P2 P1G0+P2 P1 P0 Cn G3+P3Cn+z=G3+P3(G2+P2 G1+ P2 P1G0+P2 P1 P0 Cn ) =G3+P3G2+P3P3G1+P3P2P1G0+P3P2P1P0Cn,P55,74182CLA的进位逻辑,第三章存储系统,存储系统层次结构,三级存储系统 Cache内存层次 内存外存层次,半导体存储器,各类半导体存储器的工作原理 DRAM的刷新 刷新原因 刷新方式 集中式刷新 分散式刷新 异步式刷新,存储器容量扩充 位扩充 字扩充 字位同时扩充 存储器与CPU的连接 片选信号的产生方法 全译码法 可指定起始

11、地址 部分译码法 地址重叠,存储器与CPU的连接,全译码法,例：用2K8的SRAM构成8K8的存储器，与CPU相连(8根对外数据线，20根地址线)。要求存储器起始地址为00000H。 第一、二步略。第三步：地址分配,全译码法,第四步：连线图,多体并行内存,多个存储体各自具有自己的地址寄存器、数据线、时序，可以独立地并行工作。 在一个存取周期中并行存取多个字，解决存储器系统速度与CPU速度不匹配的问题。 多个存储体模块的编址方式 顺序编址 顺序存储器 交叉编址 交叉存储器,交叉存储器,假设存储器容量32字 分成M0M3四个模块 每个模块存储8个字 地址在模块间线性地排列 地址5位 低2位：模块号

12、 高3位：块内地址 优点 若不考虑总线传输时间延迟，理论上可将带宽提高到4倍。,010 00,010 01,010 10,010 11,交叉存储器,例4 存储器容量为32字，字长64位，模块数m=4，分别采用顺序方式和交叉方式进行组织。存取周期T=200NS，数据总线宽度为64位，总线传送周期=50nS。 问顺序存储器和交叉存储器的带宽各是多少？ 解均以传送4个字来衡量 总数据传输量=字数字长=4 64位=256位 顺序存储器 传输时间=字数存取周期=4 200nS=800nS 带宽=总传输量/传输时间=256位/0.8S=320MbPS 交叉存储器 传输时间=T+(m-1) =200NS+(

13、4-1) 50nS=350nS 带宽=256位/0.35S=730MbPS,高速缓冲存储器,工作原理 地址映像 全相联映像 直接映像 组相联映像,直接映像 组相联映像,Cache 替换算法,FIFO LRU OPT(事先预测地址流) 设：cache有3块，cpu访问块地址流为2、3、2、1、5、2、4、5、3、2、5、2 画出地址流在cache中的替换过程（调进、命中、替换）？,第四章指令系统,指令格式,指令的基本格式： 地址码结构 四地址指令、三地址指令、两地址指令、单地址指令、零地址指令 操作码编码方式 定长操作码 变长操作码 扩展操作码的方法,寻址技术,寻址方式：确定本条指令中操作数的地

14、址或计算下一条要执行的指令地址的方法。 指令寻址方式 顺序寻址方式 跳跃寻址方式 操作数的寻址方式,操作数寻址方式,立即寻址：,直接寻址：,操作数寻址方式,间接寻址：地址码字段给出的是操作数地址的地址。间接标志I，当I=1时，间接寻址。,操作数寻址方式,间接寻址,寄存器寻址：,操作数寻址方式,寄存器间接寻址：,操作数寻址方式,变址寻址：,基址寻址：,操作数寻址方式,相对寻址：有效地址EA由程序计数器 PC 的内容和指令中的地址码相加得到。,操作数寻址方式,块寻址方式：在指令中指出数据块的首地址和块长。 段寻址方式8086机逻辑地址物理地址 物理地址=段基址16+偏移量 例如：(CS)=4232

15、H (IP)=66H 下条指令地址=CS 16+IP =42386H,操作数寻址方式,当前页寻址 EA=PCH/页内地址,基页寻址 EA=0/页内地址,页寄存器寻址 EA=页面号/页内地址,页面寻址的三种形式,堆栈寻址,堆栈 按“后进先出”（LIFO）或“先进后出”（FILO）顺序进行存取的存储区。 用于保存断点、保护现场、参数传递等。 堆栈分类 寄存器堆栈（串联堆栈或硬堆栈） 容量有限、堆栈的读出是破坏性的、速度快 存储器堆栈（软堆栈） 容量大、可以在整个内存区浮动、访存，速度慢,指令系统,指令分类 数据传送类指令 算逻运算类指令 程控类指令 输入/输出类指令 指令系统的发展 CISC：复杂

16、指令集系统计算机 RISC：精简指令集系统计算机,第五章中央处理器,CPU的基本组成控制器,OP,地址码,3. 时间基准?,4. 操作数地址如何形成?,5. 下条指令地址如何形成?,+1,转移地址,微操作控制信号,1.控制器的基本任务?产生微操作控制信号,2. 产生微操作控制信号的依据?,控制器的硬件实现方法,组合逻辑型（硬布线控制器） 控制单元是由门电路组成的复杂的树形网络 以使用最少元件和最高操作速度为设计目标 C=f(Im，Mi，Tk，Bj）：微操作控制信号是译码输出、执行部件的反馈、节拍电位和节拍脉冲的函数 存储逻辑型（微程序控制器） 微操作信号代码化，使每条机器指令转化成一段微程序并

17、存入一个专门的存储器（控制存储器）中，微操作控制信号由微指令产生。 组合逻辑和存储逻辑结合型,时序系统与控制方式,时序系统： 指令周期、机器周期、节拍、工作脉冲 多级时序系统 硬布线控制器三级时序系统 机器周期、节拍、工作脉冲 微程序控制器二级时序系统 节拍（微周期）、工作脉冲 控制方式 同步控制方式 异步控制方式 联合控制方式,指令周期流程图,ADD R2，R0；(R0)+(R2)R0,PCAR,MDR,DRIR,R2Y,R0X,Y+XR0,译码,PCO，G，ARi R/W=R DRO，G，IRi R2O，G，Yi R0O，G，Xi +，G，R0i,取指,执行,具有自增功能,SUB R1，R

18、3； (R3)-(R1)R3,PC AR,M DR,DR IR,R3 Y,R1 X,Y-X R3,译码,PCO，G，ARi R/W=R DRO，G，IRi R3O，G，Yi R1O，G，Xi -，G，R3i,取指,执行,指令流程图,微操作控制信号,微程序控制原理,1951年，英国剑桥大学，威尔克斯 微程序设计的基本思想 每一条机器指令的功能，用一段微程序来实现 每段微程序由若干微指令组成 每个微指令含有若干微命令 每个微命令完成一个微操作 设计制造CPU时，根据整个指令系统的需要，事先编制微程序，并将它们存入一个用ROM构成的控制存储器中 CPU执行某条机器指令时，就直接从控制器中取出对应的微程序加以执行,微程序控制器的基本组成,核心部件，用来存放微程序,用来存放从CM中