北大牛教授非常全面的微电子前沿介绍.ppt

1、1,面向不同电路应用的硅基纳米尺度新器件技术的研究与展望,黄 如 北京大学微电子学研究院 2011.12.27,2,提纲,背景介绍 面向逻辑电路应用的新器件技术 面向非挥发存储应用的新器件技术 面向射频集成应用的新器件技术 总结,3,IC Goals,Faster,Better,4,Functional diversification,Scaling,呈二维发展态势,Gorden Moore (1965),MMIC,SoC/SiP: higher value systems,IC的发展趋势,5,6,7,Scaling趋势,等比例缩小因子 S=1/=0.707,0.18m 0.13m 90nm

2、65nm 45nm 32nm 22/21nm,8,技术节点的定义,From ITRS,9,Scaling趋势,scaling对不同电路应用的影响不同 不同电路应用的要求亦不同,10,提纲,背景介绍 面向逻辑电路应用的新器件技术 scaling存在的主要问题及解决思路 新结构逻辑器件 新机制逻辑器件 新沟道材料器件（Ge/III-V） 面向非挥发存储应用的新器件技术 面向射频集成应用的新器件技术 总结,11,逻辑器件的要求,MOS器件：栅控开关 理想逻辑器件,12,器件进入纳米尺度存在的问题 -1,器件难以关断以及带来的功耗增大是尺寸缩小到纳米尺度后的关键问题,(No longer for “h

3、appy” scaling),13,静态功耗增大,Pdyn = nfCVdd2,Psta = IoffVdd,T.C.Chen, ISSCC 2006,14,功耗:纳米尺度器件漏电/SS增大,15,性能：如何持续增大,16,涨落性 可靠性 热耗散能力 可集成性,器件进入纳米尺度存在的问题 -2,17,器件进入纳米尺度存在的问题 -2,涨落性 可靠性 热耗散能力 可集成性,18,涨落性 可靠性 热耗散能力 可集成性,器件进入纳米尺度存在的问题 -2,19,解决思路,20,新材料/新工艺 Non-silicon elements added,21,22,23,24,新材料/新工艺 Non-sili

4、con elements added,25,提纲,背景介绍 面向逻辑电路应用的新器件技术 scaling存在的主要问题及解决思路 新结构逻辑器件 新机制逻辑器件 新沟道材料器件（Ge/III-V） 面向非挥发存储应用的新器件技术 面向射频集成应用的新器件技术 总结,26,27,新器件结构,超薄体 多栅,传统平面体硅器件,超薄体单栅SOI器件,平面双栅器件,FINFET双栅器件,三栅器件,围栅器件,28,新型单栅准SOI器件 新型BOI FINFET双栅器件 新型围栅纳米线器件(GAA NWFET),29,新型准SOI单栅器件,与中芯国际、韩国三星公司合作,30,准SOI器件的特点 可以得到与超

5、薄体SOI相似的抑制漏电能力：等效超浅结，不用超浅结工艺或者超薄体技术 无超薄硅膜所带来的载流子迁移率退化、阈值电压增大等问题 体与衬底直接相连 散热能力比SOI强 阈值调节可类似体硅器件 抑制漏端通过埋层的耦合作用，通过局部绝缘层和衬底高掺杂抑制SCE，同时可减小高掺杂造成的隧穿电流 与提升源漏结构相比，该器件采用下陷源漏结构可进一步降低寄生电容和电阻,可以结合体硅和SOI器件的优点，改进两者问题,31,工艺制备,32,实验演示,33,双栅器件优势 短沟效应抑制能力强:漏电小 更好的载流子输运 缩比能力强,34,平面双栅,垂直双栅,FINFET,三类双栅器件,35,Intel s 22nm

6、is FINFET,Source: M. Bohr and K. Mistry, ,36,FINFET,FinFET最具潜力的结构： 版图修改少、易于实现双栅对准，可集成高K/金属栅等 SOI FinFET 底部寄生管的抑制易于实现 成本高，散热差 提升源漏：选择外延等 基于体硅的FinFET 成本低，散热好 有泄漏通道, 需要高深宽比刻蚀,37,新型BOI(body-on-insulator) FINFET,基于体硅材料，硅FIN的底部引入局域化(localized)绝缘层 自然切断了泄漏通道 很好抑制底部管 降低源漏寄生电阻：下陷源漏；采用生长隔离区的方法而不是刻蚀，减小隔离区的寄生电阻

7、好的散热性 不需要高深宽比刻蚀 可很好结合SOI和体硅FINFET的特点,X.Xu, et al., IEEE Trans. Elec. Dev., Nov.2008, PKU,38,兼容工艺集成方案,39,实验测试结果: Ion/Ioff 107, DIBL=7mV/V,40,围栅纳米线器件,Tsi : L 2L,Extremely scaling,41,最强的栅控能力和缩比能力 围栅器件、超薄纳米线沟道 (直径10nm) 更好的输运特性 三维集成、存储应用潜力 More than Moore: 传感器、能源器件 .,三维围栅 (GAA)纳米线器件,围栅硅纳米线MOSFET(SNWT),42

8、,如何制备？,传统的微细加工方法 (Top-down) 主要的挑战: 较小的直径(10nm) 沟道形状 实现围栅 源漏寄生电阻降低,43,Y.Tian, R.Huang, et al., 34.3, IEDM 2007,PKU,基于体硅衬底 纳米线形成: 初始定义(光刻)、thinning 与shaping(自限制氧化与退火) 纳米线释放(围栅): 各向同性腐蚀 with HM 底部寄生管有效抑制 较大的S/D fan-out: 降低电阻,新型自对准 epi-free 兼容工艺制备GAA SNWTs,44,Y.Tian, R.Huang, et al., 34.3, IEDM 2007,PKU

9、,45,硅纳米线关键工艺,Y.Ai, etal., Physica E , 2010, PKU,46,并联纳米线的实现,47,围栅NWFET的实验测量结果,Y.Tian, R.Huang, et al., 34.3, IEDM 2007,PKU,48,基于纳米线器件的电路实验演示,R.Huang, et al., IEEE T-ED, no.10, 2011, PKU,49,实验测试结果,输出电压系数OVC(%)=100(DIOUT/IOUT)/DVOUT,纳米线电流镜电流复制特性,纳米线电流镜输出电流特性,50,硅纳米线围栅器件（SNWT） 实际应用的关键性问题,51,沟道不掺杂：无沟道杂质

10、涨落(RDF) 其他涨落源：NW线粗糙度, NW直径涨落,SDE RDF,.,围栅纳米线器件的涨落性,52,直径涨落 功函数涨落 (包括了部分LER的影响) 线粗糙度(LER),涨落源的影响(实验提取结果),J. Zhuge etal., IEDM 2009,PKU,53,SRAM SNWT v.s. planar,基于纳米线器件的SRAM单元 噪声容限涨落小：本征沟道和SCE抑制能力强 静态功耗小,J. Zhuge etal., IEDM 2009,PKU,54,R. Wang, et al., IEDM 2008，PKU,自热效应,自热效应严重：即使是体硅上的纳米线器件,55,体硅SNWT

11、中退化的热效应 纳米线中能够提供热输运载体的声子模数有限 额外的接触热阻 边界热阻大：声子-边界散射比较严重,R. Wang, et al., IEDM 2008，PKU,56,纳米线器件的可靠性：NBTI,57,L.L.Zhang, etal, IEDM 2008, PKU,58,薄体/小尺寸器件中NBTI概率性非稳态退化,增加应力时间/提高应力温度 不是传统的累积效应 退化几率增强（陷阱占据几率的变化）,可靠性 涨落性,C. Liu, et al., IEDM 2011, #23.6,PKU,59,60,降低功耗 DTMOS器件 陡直亚阈斜率器件 TFET器件 NEM relay IMOS

12、 .,Pdyn = nfCVdd2,Psta = IoffVdd,VG,log ID,61,DTMOS,适于低压工作的动态阈值器件（DTMOS: dynamic threshold voltage MOS） 在低栅压下保持高阈值，高栅压下保持低阈值 较低的关态漏电和较高的驱动电流 工艺完全兼容 通过调整衬底偏压调整阈值：开态为正偏，关态为负偏或零偏,Vsub,62,栅体相连实现动态阈值,R.Huang, etal., T-ED,1998,PKU,实验结果,63,DTMOS的工作原理,表面势随着栅压增大而减小（不同于传统MOS器件）,阈值电压的减小是由于体电荷的减少 阈值达到VT,min时，体电

13、荷完全消失,R.Huang, etal., SSE,PKU,MOS-类双极共同作用,64,基于动态阈值器件的超低电压低噪声放大电路(0.4V工作),D.Wu, R.Huang, etal, IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS, July 2007, PKU,SMIC 0.13m,5GHz, 0.4V(目前最低工作电压)，功耗1mW,65,陡直亚阈斜率器件(steep-slope device),66,TFET (tunneling FET),基于带带隧穿机制工作 亚阈斜率SS可以突破60mV/dec的限制 可以有较小的漏电 但是开态电流

14、低(可以增大隧穿面积，或者引入Ge, III-V) 平均亚阈斜率仍需减小,67,68,69,Q.Q.Huang, etal, IEDM 2011, PKU,adaptive operation:高开态、低关态、陡变,硅基新结构隧穿晶体管,70,Q.Q.Huang, etal, IEDM 2011, PKU,adaptive operation:高开态、低关态、陡变,硅基新结构隧穿晶体管,71,71,Si TSB-TFET,Footprint一样 开态增加，关态降低，SS低,开态,72,73,亚阈,74,75,76,提纲,背景介绍 面向逻辑电路应用的新器件技术 scaling存在的主要问题及解决

15、思路 新结构逻辑器件 新机制逻辑器件 新沟道材料器件（Ge/III-V as channel） 面向非挥发存储应用的新器件技术 面向射频集成应用的新器件技术 总结,77,Eg小：漏电大 r大 短沟效应、DIBL差 DOS小 栅/衬底界面？ 源漏？.,78,GeSn pMOS: GeSn: Sn5.3% MBE 370oC，与CMOS工艺兼容 金属S/D: NiGeSn（350oC 30s） Ion:58%,G.Han et al., IEDM11,16.7,79,GeSn pMOS: GeSn: Sn5.3% MBE 370oC，与CMOS工艺兼容 金属S/D: NiGeSn（350oC 30

16、s） Ion:58%,G.Han et al., IEDM11,16.7 H.Shu et al., IEDM11,35.2,围栅Ge pMOS器件: SOI衬底 GeO2/Al2O3/TiN EOT5.5nm Ion/Ioff 105, SS130mV/dec Ion=235A/m -1V,80,Ge nMOS GeO2/Ge界面: 高压氧化、O3氧化 highest e: 1920cm2/Vs (111) Ge HPO +LOA 1050 cm2/Vs: (001) Ge (GeO2+Al2O3） RTO+O3等离子体处理,C.Lee et al., IEDM10,18.1 W.Chen

17、et al., IEDM10,18.2 Y.Fu et al., IEDM10,18.5,81,锗基肖特基源漏,采用杂质分凝方法实现肖特基源漏,Y.Guo etal, APL, 2010，PKU,82,可降低漏电两个量级以上，开关比达106 e0.6eV（350oC450oC）， h0.06eV， n1.03 机制：F为主导 F：改善NiGe材料质量 F：有效钝化界面态 影响 F：界面形成偶极子 影响,锗基肖特基势垒调控技术,Y.Guo etal, APL,2010, PKU,83,热稳定性和表面形貌,AFP预处理：淀积金属Ni前先盐酸+氟化铵溶液预处理 (ammonium fluoride

18、pretreatment) 抑制锗外扩散现象和凝聚现象,Y.Guo etal, EDL,2011，PKU,HF表面处理方法,AFP表面处理方法,温度可以提升150oC,84,电学特性,AFP方法漏电比HF方法降低1个量级,机理分析:HCl+NH4F HCl: 有效去除表面的自然氧化层， NH4F: 抑制锗外扩散 F引入：抑制氧化层的再次生长、凝聚现象,Y.Guo etal, EDL,2011，PKU,85,III-V MOSFET,del Alamo, IPRM 2011,86,III-V NMOS 基于InxGa1-xAs材料体系 采用有效的表面预处理+ALD high-k氧化层 最小LG=

19、50nm 开态电流超过2mA/mVD=0.5V,IEDM 2008 Purdue Univ.,IEDM 2011 东京工业大学,87,IEDM 2011,Purdue Univ,VLSI 2011 东京大学,III-V on Insulator wafer bounding 超薄体InGaAs沟道 肖特基源漏结构 新结构III-V MOSFET 三栅FinFET器件 围栅MOS器件 top-down approach,88,III-V PMOS？ InGaSb沟道 350度的工艺热预算 性能优异 Ge与III-V共同集成？ on Si wafer（正在研发） on Ge wafer,IEDM

20、2010,Stanford,VLSI 2011,东京大学,89,提纲,背景介绍 面向逻辑电路应用的新器件技术 scaling存在的主要问题及解决思路 新结构逻辑器件 新机制逻辑器件 新沟道材料器件（Ge/III-V） 面向非挥发存储应用的新器件技术 面向射频集成应用的新器件技术 总结,90,91,非挥发存储器件 (NVM),非挥发存储器件要求 1. 高密度(bit cost) 2. 高速 3. 低功耗 4. 高可靠性 （保持特性,cycling,） 5. 低成本 6. ,92,逻辑：开关,存储： 分出两个态或者多个态,93,电荷型存储器件,MOSFET,浮栅闪存器件,SONOS器件,94,基本

21、工作原理,编程 programming,擦除 erasing,控制栅Vg上加足够高的电压且漏端接地/正电压，浮栅上存储电子: 编程 控制栅接地而源端或衬底加适当的正电压，浮栅放电：擦除,95,可靠性：保持特性、循环耐久特性,96,新结构电荷型存储器件,新型双掺杂浮栅闪存器件(Dual Doping Floating Gate DDFG) 新型垂直沟道双陷阱层存储器件 (VDNROM：Vertical Channel Dual-Nitride-Trapping-Layer ROM),97,新型双掺杂浮栅闪存器件 (Dual Doping Floating Gate DDFG),良好的保持特性 较

22、高编程效率,Y.Li, R.Huang, etal., IEEE EDL, no.7, 2007，PKU,98,与CMOS工艺兼容的集成方法,编程效率提高约2个量级,更好的保持特性,99,新型VDNROM器件,垂直沟道双陷阱层存储器件 VDNROM: Vertical Channel Dual-Nitride-Trapping-Layer ROM,特点：双层陷阱层和垂直双栅结构 基于charge trapping 高密度: 4位/单元 单元面积缩小不受栅长scaling的影响 双栅器件短沟效应抑制能力强，栅长scaling relaxed 可用基本与平面单元兼容的工艺实现,F.L.Zhou,R

23、.Huang, etal., SSE,2008,PKU,100,VDNROM工作机制,举例: 四态 (Bit 1 & Bit 2),101,F.L.Zhou,R.Huang, etal., SSE,2008,PKU,102,VDNROM的工艺实现,提出与平面单元兼容的工艺集成方案,103,实验测量的VDNROM存储特性,Bit1/2 和Bit3/4 分别具有4个状态，每单元存储4位信息,104,VDNROM闪存的擦/写耐久性和150oC高温保持特性,105,extremely scaling的问题,随着面积减小，浮栅或陷阱层中存的电子数减少,106,Emerging memory,non-ch

24、arge based non-volatile memory,107,变电阻 (new sensing mechanism) MRAM (改变极化方向， 改变隧穿结的电阻) PCRAM (相变) RRAM(电场/电流导致阻变),108,阻变存储器RRAM,RRAM (resistance switching RAM ),电压/电流导致电导变化 优势 结构简单，易于集成 高速 (ns级) 低压 高灵敏度,109,考虑与CMOS工艺兼容的材料(Fab-friendly) SiOxNy TaOx,110,Silicon-rich SiOxNy RRAM,R.Huang etal., App. Phy

25、., 2011, PKU,完全与CMOS工艺兼容 低阻变电压 保持特性和耐久特性好 热稳定性好,L. Zhang, et al. EDL, 2009, PKU,111,Bipolar TaOx-based RRAM,低压工作: 0.7V 高速: 20ns 耐久特性好 电阻涨落小 热稳定性好,L. Zhang, et al. EDL, 2010, PKU,112,提纲,背景介绍 面向逻辑电路应用的新器件技术 scaling存在的主要问题及解决思路 新结构逻辑器件 新机制逻辑器件 新沟道材料器件（Ge/III-V） 面向非挥发存储应用的新器件技术 面向射频集成应用的新器件技术 总结,113,Sca

26、ling,More than Moore,upcoming areas of interest for future R&D,Functional diversification,114,RF applications,115,RF CMOSRFIC的发展趋势,From 2005 Roadmap on Wireless and AMS,RF CMOS Comes of Age,116,问题,RF CMOS技术 从工艺角度看存在的主要问题: 衬底串扰大 高品质因子的无源元件难以实现：衬底损耗等 .,117,118,面向射频/混合信号应用的新型隔离工艺研究,基于CMOS后工艺的新型隔离工艺 局域选择性多孔硅背向生长隔离工艺技术(SGPS) 不更改标准CMOS工艺情况下，改善了衬底损耗和衬底串扰的问题,C.Li, etal., IEEE EDL, 2007, PKU C.Li etal, IEEE EDL, 2008,PKU,119,120,SGPS高品质因子集成电感,121,SGPS技术实现高性能射频集成电路,122,SGPS技术实现高频衬底串扰隔离,123,提纲,背景介绍 面向逻辑电路应用的新器件技术 scaling存在的主要问题及解决思路 新结构逻辑器件 新机制逻辑器件 新沟道材料器件（Ge/II