数字电路课件时序电路.ppt

1、概括来说，1、时序电路的特征、1 .定义、任意时刻的电路输出不仅取决于该时刻的输入信号，还取决于电路的原始状态。 2、电路特征，(1)与时间要素(CP )有关。 (2)包括存储性设备(触发器)。 输入、输出、2、时序电路的逻辑功能显示方法、1 .逻辑式、(1)输出式、(3)状态式、(2)驱动式、2 .状态表、卡诺图、状态图、时序图、3，2 .按时钟控制方式：同步时序电路、触发器为1个时钟c 异步定时电路、电路内的所有触发器不共享一个CP。 3 .输出信号的特性别：Moore型、Mealy型、5.1定时电路的基本分析和设定修正方法、5.1.1定时电路的基本分析方法、1 .分析步骤、定时电路、时钟

2、方程式修正、 2 .解析例子、写入方程式、时修正方程式、输出方程式、(同步)、驱动方程式、状态方程式、特性方程式、(Moore型)、例子5.1.1 010、1、像素状态转移图、000、001、/1、011、/1、111、/1、110、/1、100、/1、可自启动：存在无效状态无法自动启动：无效状态形成死周期，使用00，1、方法2卡诺图求状态图，q2n1q1n1q0n 1，001，011，111，101，000，010，110 q 1，q 0，00，01，01，11，11 Mealy型，例5.1.2 011，101，110，000，111，s=1，001，010，100，011，101，000，

3、000，111，状态转移表，状态图1/00，可自动启动，s/y1y 2，1/00，定时在S=1的情况下，每六个CP一个周期。 S/Y1Y2，可控制的正计数器，1/11，Y2 Y1，例5.1.3，非同步定时电路，解，时钟方程式，驱动方程式，状态方程式，() CP2，CP0，CP2，CP0，CP2，CP0，CP2，CP2， CP1 5.1.2时序电路的基本设定修正方法、1 .设定修正的一般步骤、时序逻辑问题、逻辑抽象、状态迁移图(表)、状态化简并、最简并状态迁移图(表)、电路方程式(时钟、输出)。 给出，解，已经最简单的状态图，同步方式：使用输出方程，y，0，0，0，0，1，省略右上角的标记n。

4、例子5.1.4、读取状态图表示的信息、状态方程式、1、0、1、0、0、1、0、0、P/Y1Y2、解、时钟方程式、输出方程式、上升沿触发的d触发器、状态方程式、驱动方程式、=D0、=D1、=DD解，逻辑抽象化，原始状态图制作，S0原始状态(0)，S1输入1，S2连续输入2个1，S3连续输入3个以上1，S0，S1，S2，S3， x输入数据、y输出数据状态分配、状态代码、状态图、选择M=3、n=2、S0=00、S1=01、S2=11、触发器、写入方程式、JK ()触发、同步方式(Mealy型)、无效状态10、10、00、0/0 、选择触发器，求出时钟、输出、状态、驱动方程式，选择3个CP上升沿触发器

5、的d触发器，分别用FF0、FF1、FF2表示。 每次输入CP时，输出方程式、二次状态卡诺图、时间校正方程式：、FF0反转，只能选择CP。 选择时钟脉冲的基本原则之一：在满足反转要求的条件下，触发边缘越少越好。 您的电路图、检查电路是否可以自我启动、无效状态110、特性方程式：触发课堂练习、标题：时钟CP和输入信号d的波形图所示。 试制各触发输出端q的波形，进行各输出端q的初始状态=0.触发类室练习(接下来)、维、2 .应用：分频、定时、节拍脉冲和脉冲序列的产生、数字运算等。 2、计数器的特征、1 .输入信号：计数脉冲CP、Moore型、2 .主要构成单元：时钟触发器、3、计数器的分类、数字分：

6、二进制计数器十进制计数器n进制时钟控制点：同步计数器(Synchronous 按开关元件：TTL计数器CMOS计数器、二进制计数器、二进制：是用0和1这两个数字表示的比特数：321， 8421与十进制3360 8q3q2q1q 0相对应，例如是： Q3Q2Q1Q0=1010B=81 4 0 2 1 1 0=10D，而4位二进制表示的最大数量是：1111b=，这8位二进制表示的最大数量是：-11111 16位二进制表示的最大数目为：二进制表示的范围为：5.2.2二进制计数器、计数器容量以及长度或模拟概念，从而计数器可存储输入脉冲的数目，也就是电路3位二进制同步相加计数器：0000，1111，/1

7、，4位二进制同步相加计数器：000，111，/1，n位二进制同步相加计数器设定修正方法2 :根据计数规则进行级联连接，C=Q2n Q1n Q0n，Carry，上位J2=K2=Q1Q0、串行进位、触发器负载均匀、残奥电平进位、下位触发负载、Borrow、t触发器：(二进制)如果使用3位二进制同步减法计数器，则向上位的借入信号、增量控制端子、计数T2=Q1nQ0n、倒计数、双时钟输入二进制同步倒计数器、倒计数脉冲、倒计数脉冲、CP0=。、CPD、(4)集成二进制同步计数器、1 .集成4位二进制可预设同步相加计数器、引脚数组图、逻辑功能图像、001、Q3 Q0=0000、同步并行集数CTP=CTT=

8、1、二进制同步相加计数、CTPCTT=0 CO=0、CTT=1、74163、 例如无异步清除、2 .综合4位二进制同步递减计数器、1) 74191 (单时钟)、递增计数时CO/BO=Q3nQ2nQ1nQ0n、残奥并行异步数、CT=1、CO/BO=1的CP1=Q0 若采用在t触发器(J=K=1)的下降沿触发、C=Q2n Q1n Q0n、残奥电平进位、上升沿触发的t触发器，则由CP0=CP、d触发器构成的t触发器、(二)二进制异步11、10、10、01、01、01、00、01、01、001、000、t CP0=CP、下降沿触发器、(3)综合二进制异步计数器、74197、74LS197(317 )、

9、计数/集数，5.2.3十进制计数器，(8421BCD代码)，1，10进制同步计数器，(1)10进制同步加法计数器，状态图，时钟方程式，输出方程式K3=Q0n，逻辑曲线图，检查是否可以自启动，将无效状态1010 1111作为状态方程式：1010，111 1111，0000，1100，1101， 代入001 (4)十进制同步计数器、74160、74162、(引脚排列与74161相同)、非同步清除功能：(74162同步清除)、同步设定数功能：同步计数功能：保持功能：进位信号保持引脚与74191相同)、非同步并行设定功能：同步升降加法计数、减法计数、保持功能：(2) 74192 (双时钟、管脚与74193相同)、异步清除功能：异步计数功能、M=2、M=5、M=10、CP、CP1=CP、CP0=Q310进制(计数规则想一想： m进制计数变为SN 1后，将计数移至S0状态。 2 .求归零逻辑公式，1 .写出状态SN 1的二进制代码，3 .绘制连接图。