嵌入式系统的硬件基本知识.ppt

1、1、第二章嵌入式系统的硬件基本知识，2，主要内容，嵌入式系统硬件基本配置微处理器嵌入式系统总线嵌入式存储系统嵌入式系统输入输出接口和设备，3，嵌入式系统设备，4， 嵌入式系统的硬件是以嵌入式微处理器为核心的嵌入式微处理器总线存储器输入输出接口和设备，2.1嵌入式系统硬件基本构成，5，2.1嵌入式系统硬件基本构成，嵌入式处理器，备忘录外围接口和总线、软件、硬件单元、中央处理器包括作为嵌入式系统核心的微处理器、微控制器、DSP处理器、专用处理器、芯片上系统(SOC )， 存储器根据存储信息的功能而被分为只读存储器ROM(Read Only Memory )和随机存储器RAM(Random Acce

2、ss Memory )的输出设备主要有LCD显示和声音输出，周边接口主要有GPIO、串行接口6、2.2嵌入式微处理器(ARM微处理器)、1 .来自arm2. arm微处理器的分类3. ARM微处理器的特点4. ARM微处理器的系统体系结构5 .硬件系统基本ARM(advancedriss )目前，90%的游戏机、手持电脑和机顶盒都采用arm处理器，许多顶级芯片制造商都采用英特尔、三星、TI、摩托罗拉、 ARM核心是ARM的授权用户，如ssee，是一款32位RISC微处理器，具有三个特点：低功耗、高性价比和高代码密度。 1、ARM微处理器的由来、8、2.ARM处理器的分类、体系结构版本(armv

3、4tarmv5tearmv6armcortex(v7)、处理器系列、9、arm嵌入式微处理器ARM是嵌入式RISC处理器的知识产权IP供应商，为ARM架构处理器提供ARM处理器核心和ARM处理器核心。 处理器核心仅保留最基本的组织体系结构。 处理器核心向最基本的处理器核心添加Cache、存储器管理单元MMU、协处理器C15、先进的微控制器总线架构AMBA接口以及EMT宏单元等部件，将ARM处理器核心10、ARM920T处理器核心架构方框图、11、MPU制造商介绍由集成电路制造商根据处理器核心和处理器核心进行修订，并结合各种外围和处理部件，实现各种嵌入式微处理器MPU 例如：英特尔公司： PXA

4、25X、27X系列微处理器(采用XScale内核)； TI公司： OMAP59XX微处理器(采用ARM DSP双核)； 三星电子公司： S3C2410(ARM920T核)； 飞利浦公司： IPC2XXX系列(ARM7TDMI内核)等。 12、pxa 270块诊断、13、任务1 :查看资料，介绍arm处理器系列(ARM7、ARM9、ARM9E、ARM10、ARM11、XSS ) 14、3 .嵌入式微处理器采用RISC架构的ARM微处理器一般具有以下特点：大量使用小型、低功耗、低成本、高性能寄存器，指令的执行速度变快，寻址方式灵活简单，执行效率高的大部分数据操作都在寄存器中进行、15、RISC与C

5、ISC的区别16、4.ARM微处理器的系统架构，arm系统架构的微处理器一般为32位ALU、数十个32位通用寄存器和状态寄存器、32位桶形移位寄存器1)ALU与常用的ALU逻辑结构基本相同，由两个操作数锁存器、加法器、逻辑功能、结果和零检测逻辑组成。、图2.1微处理器原理图、18、乘法器、指令解码、地址自增加器BIGEND、ISYNC、nTRANS、nM4:0、D31:0、桶形移位器、32位ALU、DBE、写入数据寄存器baaad命令解压缩，增量er，P C，A B u s，B B u s，A L U B u s，例如ARM7TDMI，内核，19，5硬件系统的基本体系结构原理，1 )即，在这个

6、存储器空间中存储全部的像这样，命令的读取和数据的读取都是在1条总线上以时分方式进行，因此基于给出的地址进行读写。 执行高速运算时，冯诺伊曼结构修正机不仅不能同时取得指令与数据，还引起数据传输线路的瓶颈现象，其工作速度较慢。 冯诺伊曼体系存储器构造模型图、存储器、程序、指令0、指令1、指令2、指令3、指令4、数据、数据0、数据1、数据2、CPU (1)数据和指令存储在存储器中(2)每个指令的实施指令解码器；指令解码器； 执行指令(指令执行) te； 很多校正机器都采用了存储ts (3)。 通常使用的ARM7属于冯诺伊曼系统。23、冯诺伊曼架构的管线在LDR处于访问周期过程中时，取消MOV指令。

7、因此，处理器以8个时钟周期执行6个指令，并且指令平均周期数(CPI)=13个时钟周期。 24，例如ARM7TDMI，ARM7TDMI内核，地址，地址，数据读取，AMBA接口，写缓冲区，MMU各自有独立的程序总线和数据总线，可以独立地址和独立的访问程序计数器仅指向程序存储器时。 这些独立的程序存储和数据存储为数字处理提供了高性能，并且通过使两个存储具有不同的端口，提供了更大的存储带宽。 数据和程序可以并行运行，使数据移动变得容易。 现在，大多数DSP和ARM9微处理器都采用了这种硬件体系结构。 如下图所示。 命令寄存器，控制器，数据通道，输入，输出，中央处理装置，程序存储器，命令0，命令1，命令

8、2，数据存储器，数据0，数据0外部存储器接口，DB，AB，外部管理DB，DB 程序AB、28， 例如，arra arm 940 t2x4k缓存MPU写缓冲区，ARM9xxT，arm 920 t2x 16 k缓存MMU支持虚拟地址和内存保护写缓冲区，带缓存的ARM9TDMI，29，嵌入式微处理器结构传统的微处理器采用的冯诺伊曼结构是存储指令和数据的硬件体系结构是与冯诺伊曼体系结构不同的并行体系结构，其主要特征是程序和数据存储在不同的存储空间中， 程序内存和数据存储是两个相互独立的存储，与此相对应，系统中安装的两条总线(程序总线和数据总线)使数据吞吐量加倍。因为各阶段的操作相对独立，所以，校正计算

9、机内一个指令的执行可以分成几个阶段。 因此，可以采用流水线的重叠技术大幅提高系统的性能。 管线满了之后，可以并行执行一些指令。 这样可以利用现有的硬件资源，提高CPU的运行效率。 解码、读取、add执行、解码、读取、sub执行、解码、读取、cmp执行、时间、add、sub、cmp，3 )解码级别：解码指令并为下一个周期准备数据路径所需的控制信号该级指令“占有”解码逻辑而不是“占有”数据路径。 执行级：命令“占据”数据路径、读取寄存器、使用桶形移位器移位操作数、ALU生成相应的运算结果并写入目的地寄存器、ALU的结果根据命令的请求变更状态寄存器的条件位。32、示例： ARM7TDMI指令管道，为

10、了提高处理器指令流的速度，ARM7系列使用3段管道。 可以同时处理多个动作。 不是顺序执行的。 PC是指读取的命令，而不是正在执行的命令。从存储器读取指令、解码指令中使用的寄存器、寄存器读取(从寄存器组)移位及ALU操作寄存器写入(到寄存器组)、PCPC、PC - 4PC-2、PC - 8PC - 4、PC - 8PC - 4 在该示例中，在6个机器周期中执行6个指令的所有操作，在寄存器中执行(1个周期)指令周期数(CPI)=1。 Reg Write，Reg Read，reg解码，FETCH，解码，执行，内存，写入，ARM9TDMI，armorthumbii实时解码压缩，arm解码，inss

11、解码，执行，ARM7TDMI，流水线，35，ARM11采用了8段流水线。、36、4)arm微处理器的动作模式和动作状态、数据型字节型数据(Byte ) :数据宽度8bits半字数据型(HalfWord ) :数据宽度16bits、存取式为2字节对齐且字数据型(Word ) 当出现高优先级(fast )中断时，必须在该模式的正常程序中执行的User:的大部分任务可以进入该模式，并且高速数据传输和信道处理IRQ:可以进入低优先级(fast )中断在中断发生时进入该模式的通常的中断处理Supervisor:在复位或软中断指令执行时进入该模式的OS用的保护模式Abort:在访问异常时进入该模式的虚拟存

12、储和存储保护Undef:在未定义指令执行时tem:包括进入硬件协处理器Sys、与User模式相同的寄存器组中的特权模式特权级别的操作系统任务、异常模式、特权模式、38、ARM微处理器Sys 使用的ARM微处理器： CPU模式、User模式、程序无法访问部分受保护的资源，可以异常地变更CPU的当前运行模式，权限模式可以访问系统的任何资源，System模式可以访问User模式的它可以无限制地访问任何资源的IRQ模式、Supervisor模式、Abort模式、Undefined模式、异常模式：主要在外部中断或程序执行不正当的操作时触发、40、 ARM微处理器：用于执行处理器操作状态字对准的ARM命令Thumb:16位，用于执行半字对准的Thumb命令ARM和Thumb之间的状态切换不影响处理器的模式和寄存器的内容的41、ARM微处理器：执行处理器工作状态、Thumb状态： BX命令，将程序状态寄存器的位5状态设为1。 在Thumb状态下进入异常(IRQ，FIQ，UNDEF，ABORT，SWI etc.)，异常处理结束时自动转移到Thumb状态，进入ARM状态：执行BX指令，将程