第二章微处理器.ppt

1、左旭坤（）,1,微型计算机原理及其应用第二章：8086/8088微处理器,皖西学院计算机科学与技术系,学习策略： 寄存器体现芯片的内部特性； 引脚体现芯片的外部特性。,左旭坤（）,2,第二章：8086/8088微处理器,微处理器的结构 微处理器的内部寄存器 微处理器的存储器组织 微处理器的引脚功能 最大模式和最小模式 微处理器的时序,左旭坤（）,3,第二章：8086/8088微处理器,微处理器的结构 微处理器的内部寄存器 微处理器的存储器组织 微处理器的引脚功能 最大模式和最小模式 微处理器的时序,左旭坤（）,4,8086/8088微处理器微处理器的结构,8086/8088微处理器 8086/

2、8088微处理器是Intel公司推出的第三代CPU芯片，它们的内部结构基本相同，都采用16位结构进行操作及存储器寻址，但外部性能有所差异，两种处理器都封装在相同的40脚双列直插组件中。,左旭坤（）,5,8086/8088微处理器微处理器的结构,8086/8088微处理器的编程结构 编程结构：是指从程序员和使用者的角度看到的结构，亦可称为功能结构。从功能上来看，8086CPU可分为两部分，即总线接口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。,左旭坤（）,6,8086/8088微处理器微处理器的结构,段寄存器(DS、CS、ES、SS),16位

3、指令指针寄存器IP (指向下一条要取出的指令代码),6字节指令队列缓冲器 (8088为4字节),功能：负责从内存中取指令，送入指令队列，实现CPU与存储器和I/O接口之间的数据传送。,BIU,通用寄存器(AX、BX、CX、DX),专用寄存器(BP、SP、SI、DI),PSW,功能：负责分析指令和执行指令。,EU,左旭坤（）,7,8086/8088微处理器微处理器的结构,BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所要求的任务： 每当8086的指令队列中有两个空字节，BIU就会自动把指令取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。 每当EU准备执

4、行一条指令时，它会从BIU部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。在执行指令的过程中，如果必须访问存储器或者IO端口，那么EU就会请求BIU，进入总线周期，完成访问内存或者IO端口的操作；如果此时BIU正好处于空闲状态，会立即响应EU的总线请求。如BIU正将某个指令字节取到指令队列中，则BIU将首先完成这个取指令的总线周期，然后再去响应EU发出的访问总线的请求。 当指令队列已满，且EU又没有总线访问请求时，BIU便进入空闲状态。,左旭坤（）,8,8086/8088微处理器微处理器的结构,BIU和EU的动作协调原则 将8086/8088 CPU分成二个独立的功能部件使二者

5、能够并行工作，把取指令工作和分析指令、执行指令工作重叠进行，从而提高CPU的工作效力，加快指令的执行速度。指令队列可以被看成是一个特殊的RAM，它的工作原理是先进先出，写入的指令只能存放在队列尾，读出的指令是队列头存放的指令。EU和BIU之间就是通过指令队列联系起来，多数情况下，BIU在不停地向队列写入指令，而EU每执行完一条指令后，就向队列读取下一条指令。二者的动作既独立，又协调。,左旭坤（）,9,第二章：8086/8088微处理器,微处理器的结构 微处理器的内部寄存器 微处理器的存储器组织 微处理器的引脚功能 最大模式和最小模式 微处理器的时序,左旭坤（）,10,8086/8088微处理器

6、微处理器的内部寄存器,一.段寄存器 系统中共有4个16位段寄存器，即代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS和附加段寄存器ES。这些段寄存器的内容与有效的地址偏移量一起，可确定内存的物理地址。通常CS划定并控制程序区，DS和ES控制数据区，SS控制堆栈区。,用于存放当前正在运行的指令段址,用于存放程序中用到的数据段址,堆栈（在内存中开辟的专用存储区，用来暂时保存一些数据）段址,附加的数据段址,左旭坤（）,11,8086/8088微处理器微处理器的内部寄存器,二. 通用寄存器 8086/8088有4个16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作数，也可分为8个8

7、位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。其中AX称为累加器，BX称为基址寄存器，CX称为计数寄存器，DX称为数据寄存器，这些寄存器在具体使用上有一定的差别。,左旭坤（）,12,8086/8088微处理器微处理器的内部寄存器,三. 专用寄存器 指针寄存器 系统中有两个16位的指针寄存器SP和BP，其中SP是堆栈指针寄存器，用于存放堆栈顶部的偏移地址，因此要与堆栈段寄存器配合使用； BP是基址指针寄存器，也可以存放堆栈顶部的偏移地址，具体由程序指令而定。 变址寄存器 系统中有两个16位的变址寄存器SI和DI，其中SI是源变址寄存器，DI是目的变址寄存器，都用于指令的变址

8、寻址方式。,左旭坤（）,13,8086/8088微处理器微处理器的内部寄存器,四. 控制寄存器 IP、标志寄存器是系统中的两个16位控制寄存器， IP是指令指针寄存器，用来控制CPU的指令执行顺序，它和代码段寄存器CS一起可以确定当前所要取的指令的内存地址。顺序执行程序时，CPU每取一个指令字节，IP自动加1，指向下一个要读取的字节；当IP单独改变时，会发生段内的程序转移；当CS和IP同时改变时，会产生段间的程序转移。 标志寄存器的内容被称为处理器状态字PSW，用来存放8086 CPU在工作过程中的状态。,左旭坤（）,14,8086/8088微处理器微处理器的内部寄存器,标志寄存器 8086/

9、8088内部标志寄存器的内容，又称为处理器状态字(PSW,Processor Status Word) ，共有9个标志位。可分成两类：一类为状态标志，一类为控制标志。其中状态标志表示前一步操作（如加、减等）执行以后，ALU所处的状态，后续操作可以根据这些状态标志进行判断，实现转移；控制标志则可以通过指令人为设置，用以对某一种特定的功能起控制作用（如中断屏蔽等），反映了人们对微机系统工作方式的可控制性。 状态标志位： CF进位标志位，做加法时最高位出现进位或做减法时最高位出现借位，该位置1，反之为0。 PF奇偶标志位，当运算结果的低8位中l的个数为偶数时，则该位置1，反之为0。 AF半进位标志位

10、，做字节加法时，当低四位有向高四位的进位，或在做减法时，低四位有向高四位的借位时，该标志位就置1。通常用于对BCD算术运算结果的调整。（例：1101 1000+1010 1110=1 1000 0110其中AF1，CF1）,左旭坤（）,15,8086/8088微处理器微处理器的内部寄存器,标志寄存器 状态标志位： ZF零标志位，运算结果为0时，该标志位置1，否则清0。 SF符号标志位，当运算结果的最高位为1，该标志位置1，否则清0。即与运算结果的最高位相同。 OF溢出标志位，反映运算结果是否超出了8位或16位带符号数所能表达的范围。 控制标志位： TF陷阱标志位(单步标志位、跟踪标志)。当该位

11、置1时，将使8086/8088进入单步工作方式，通常用于程序的调试。 IF中断允许标志位，若该位置1，则处理器可以响应可屏蔽中断，否则就不能响应可屏蔽中断。 DF方向标志位，若该位置1，则串操作指令的地址修改为自动减量方向，反之，为自动增量方向。,左旭坤（）,16,第二章：8086/8088微处理器,微处理器的结构 微处理器的内部寄存器 微处理器的存储器组织 微处理器的引脚功能 最大模式和最小模式 微处理器的时序,左旭坤（）,17,8086/8088微处理器系统中的存储器组织,8086/8088系统有20根地址总线，它可以直接寻址的存储器单元数为220=1Mb 而微处理器中所有的寄存器都是16

12、位的 如何实现16位的存储单元存放20位的地址空间？ 存储器分段 由于CPU内部的寄存器都是16位的，为了能够提供20位的物理地址，系统中采用了存储器分段的方法。规定存储器的一个段为64KB，由段寄存器来确定存储单元的段地址，由指令提供该单元相对于相应段起始地址的16位偏移量。这样，系统的整个存储空间可分为16个互不重叠的逻辑段。存储器的每个段的容量为64KB，并允许在整个存储空间内浮动，即段与段之间可以部分重叠、完全重叠、连续排列，非常灵活。,左旭坤（）,18,8086/8088微处理器系统中的存储器组织,与存储单元地址相关的几个概念 物理地址：一个存储单元的实际地址(20位)。物理地址与存

13、储单元是一一对应关系。(20202H) 逻辑地址：是指段地址和偏移地址，是指令中引用的形式地址。一个逻辑地址只能对应一个物理地址，而一个物理地址可以对应多个逻辑地址。(2000:0202H) 段地址：是指一个段的起始地址，最低4位为零，一般将其有效数字16位存放在段寄存器中。(2000H) 偏移地址：段内存储单元相对段地址的距离(16位)。同一个段内，各个存储单元的段地址是相同的，偏移地址是不同的。(0202H) 物理地址的计算方法 物理地址=段地址+偏移地址 =段寄存器内容10H+偏移地址 取指令物理地址=(CS)10H+(IP) 堆栈操作物理地址=(SS)10H+(SP)/(BP的表达式)

14、 存储器操作数物理地址=(DS)/(ES)10H+偏移地址,左旭坤（）,19,8086/8088微处理器系统中的存储器组织,物理地址的计算方法,注意：物理地址与逻辑地址并不是一一对应的； 2000:0202H=2010:0102H=20202H,左旭坤（）,20,8086/8088微处理器系统中的存储器组织,CS、DS、SS和其他寄存器组合指向存储单元的示意图,左旭坤（）,21,8086/8088微处理器系统中的存储器组织,特殊的内存区域 8088/8086系统中，有些内存区域的作用是固定的，用户不能随便使用，如： 中断矢量区：00000H003FFH共1K字节，用以存放256种中断类型的中断

15、矢量，每个中断矢量占用4个字节，共2564=1024=1K； 显示缓冲区：B0000HB0F9FH约4000（25802）字节，是单色显示器 的显示缓冲区，存放文本方式下，所显示字符的ASCII码及属性码；B8000HBBF3FH约16K字节，是彩色显示器的显示缓冲区，存放图形方式下，屏幕显示象素的代码。 启动区：FFFF0HFFFFFH共16个单元，用以存放一条无条件转移指令的代码，转移到系统的初始化部分。,左旭坤（）,22,8086/8088微处理器系统中的存储器组织,8086存储体的结构 8086将1M字节存储体分为两个库，每个库的容量都是512K字节。其中与数据总线D15D8相连的库全

16、由奇地址单元组成，称高字节库或奇地址库， 另一个库与数据总线的D7D0相连，由偶地址单元组成，称低字节库或偶低址库。,8 位,左旭坤（）,23,8086/8088微处理器系统中的存储器组织,8086存储体的结构 奇址库， 用BHE信号作为库选信号； 偶址库， 用A0作为库选信号。,CPU如何分辨奇/偶地址库？,A19A1+,BHE,A0,由地址线A19A1，配合BHE和A0来确定从奇地址单元或偶地址单元传送数据。,左旭坤（）,24,8086/8088微处理器系统中的存储器组织,8086存储体的结构 在组成存储系统时，总是使偶地址单元的数据通过D0D7传送，而奇地址单元的数据通过D8D15传送，

17、由/BHE和A0来控制数据读写。,在8086系统中，如果要从奇地址单元开始读写一个字， 需要用两个总线周期！,左旭坤（）,25,第二章：8086/8088微处理器,微处理器的结构 微处理器的内部寄存器 微处理器的存储器组织 微处理器的引脚功能 最大模式和最小模式 微处理器的时序,左旭坤（）,26,8086/8088微处理器微处理器的引脚功能,8086引脚结构图,左旭坤（）,27,8086/8088微处理器微处理器的引脚功能,8086引脚结构（P25） VCC(40)、GND(1、20)：电源、接地引脚，8086CPU采用单一的+5V电源，但有两个接地引脚。 CLK/(Clock，19)：时钟信

18、号输入引脚，时钟信号的方波信号，占空比约为33%，即1/3周期为高电平，2/3周期为低电平，8086的时钟频率（又称为主频）为5MHz，即从该引脚输入的时钟信号的频率为5MHz。 RESET(Reset，21)：复位信号输入引脚，高电平有效。8086CPU要求复位信号至少维持4个时钟周期才能起到复位的效果，复位信号输入之后，CPU结束当前操作，并对处理器的标志寄存器、IP、DS、SS、ES寄存器及指令队列进行清零操作，而将CS设置为0FFFFH。 READY(Ready，22)：“准备好”状态信号输入引脚，高电平有效，“Ready”输入引脚接收来自于内存单元或I/O端口向CPU发来的“准备好”

19、状态信号，表明内存单元或I/O端口已经准备好进行读写操作。该信号是协调CPU与内存单元或I/O端口之间进行信息传送的联络信号。 TEST(Test，23)：测试信号输入引脚，低电平有效。TEST信号与WAIT指令结合起来使用，CPU执行WAIT指令后，处于等待状态，当TEST引脚输入低电平时，系统脱离等待状态，继续执行被暂停执行的指令。 RD(Read，32，三态)：读控制输出信号引脚，低电平有效，用以指明要执行一个对内存单元或I/O端口的读操作，具体是读内存单元还是I/O端口，取决于控制信号。,左旭坤（）,28,8086/8088微处理器微处理器的引脚功能,8086引脚结构 NMI(Non-

20、Maskable Interrupt，17)、INTR(Interrupt Request，18)：中断请求信号输入引脚，引入中断源向CPU提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏蔽中断请求信号。 AD15AD0(Address Data Bus ，216，三态)：地址/数据复用信号输入/输出引脚，分时输出 低16位地址信号及进行数据信号的输入/输出。 A19/S6A16/S3(Address Status Bus，3538，三态)：地址/状态复用信号输出引脚，分时输出地址的高4位及状态信息，其中S6为0用以指示8086CPU当前与总线连通； S5为1表明8086CPU

21、可以响应可屏蔽中断； S4、S3共有四个组合状态，用以指明当前使用的段寄存器，00ES，01SS，10CS，11DS。（P26） BHE/ S7 (Bus High Enable/Status，34，三态)：高8位数据允许/状态复用信号输出引脚。分时输出BHE和S7信号， BHE表示高8位数据线D15D8上的数据有效；与A0配合控制数据传递情况。S7 未定义任何实际意义。 8086总线分时复用含义和特点 所谓总线分时复用就是同一总线在不同时间传输的是不同的信号，这些信号的作用是不同的。8086采用总线分时复用方法在不影响CPU功能的情况下，减少了CPU的引脚数目，使系统得到简化。缺点：CPU不

22、能同时输出数据、地址和状态信息。,左旭坤（）,29,8086/8088微处理器微处理器的引脚功能,8086引脚结构 MN/MX(Minimum/Maximum Model Control，33)：最小/最大模式设置信号输入引脚，该输入引脚电平的高、低决定了CPU工作在最小模式还是最大模式，当该引脚接+5V时，CPU工作于最小模式下，当该引脚接地时，CPU工作于最大模式下。 最小模式下的24到31引脚 INTA(Interrupt Acknowledge，24，三态)：中断响应信号输出引脚，低电平有效，该引脚是CPU响应中断请求后，向中断源发出的认可信号，用以通知中断源，以便提供中断类型码，该信号为两个连续的负脉冲。 ALE(Address Lock Enable，25)：地址锁存允许输出信号引脚，高电平有效，CPU通过该引脚向地址锁存器8282/8283发出地址锁存允许信号，把当前地址/数据复用总线上输出的地址信息，锁存到地址锁存器8282/8283中去。ALE信号不能被浮空。 DEN(Data Enable，26，三态)：数据允许输出信号引脚，低电平有效，为数据总线收发器8286提供一个控制信号，表示CPU当前准备发送或接收一项数据。,左旭坤（）,30,8086/8088微处