组合逻辑电路的分析与设计加法器、编码器、译码器、显示器、数概要.ppt_第1页
组合逻辑电路的分析与设计加法器、编码器、译码器、显示器、数概要.ppt_第2页
组合逻辑电路的分析与设计加法器、编码器、译码器、显示器、数概要.ppt_第3页
组合逻辑电路的分析与设计加法器、编码器、译码器、显示器、数概要.ppt_第4页
组合逻辑电路的分析与设计加法器、编码器、译码器、显示器、数概要.ppt_第5页
免费预览已结束，剩余31页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、组合逻辑电路的分析与设计加法器、编码器、解码器、显示器、数据选择器、数据分配器和数据比较器的竞争与风险组合逻辑电路、触发器，1。触发器是时序逻辑电路的组成单元。时序逻辑电路的输出不仅取决于当前的输入，还与电路的原始状态有关，触发器的输出有两种可能的状态：0和1。它还与原始输出状态有关。触发器是具有记忆功能的逻辑元件，包括R-S触发器、D型触发器、JK型触发器、T型触发器等。根据稳定状态，它们是双稳态触发器、单稳态触发器、非稳态触发器、反馈触发器、5-1双稳态触发器、5-1-1 RS触发器、1。基本RS触发器、1，0，输出保持原始状态，0、1、1、0、1、0、0、1、0、1、0、1、1、0、1、

2、0、0、0、1、0、1、0、0、0、0、0、0、1输出保持原始状态。当输入=1且=1时，输出全部为1，但当RD=SD=0同时变为1时，翻转的门的输出迅速变为0，另一个门不能翻转。两个输入同时有效的条件是一个约束条件！即输入动作后的输出Qn 1，特征方程：基本触发器的特征总结：(1)有两个互补输出和两个稳定输出状态。(2)有三种功能：复位(Q=0)、设置(Q=1)和保持原始状态。(3)由于反馈线的存在，有效信号只需短时间动作，即“一触即发”。2。可控RS触发器(时钟RS-FF)，R和S是输入控制端，当CP=0，0时，触发器保持其原始状态，当CP=1，1时，RS触发器功能表，简化功能表，Qn 1

3、-下一个状态(时钟脉冲后的状态)，QN-原始状态1，CP，R，S，Q，使输出全部为1，并且在CP去除后状态不确定。5-1-2 JK触发器有两个输入控制端J和K，其功能是最完善和灵活的。JK触发器的功能被阻止并保持在其原始状态。当J=K=0时，JK触发器的功能为J。当K=0时：有两种情况(Q=0和q=1)，JK触发器的功能为，当Qn=1时，主f被密封以保持其原始状态，qn1=1，JK触发器的功能为，Qn 1=0，原理相同：J=0，当K=1时：功能表，逻辑符号，k，J，Q，保持，T，1。JK触发器被转换成D触发器、C、Q、K、J、CP、5-1-3触发器逻辑功能转换、功能表、逻辑符号、CP、D、Q、例2。JK触发器被转换成T触发器、C、Q、K、J、CP、功能表、逻辑符号、时序图、CP、Q、T、1、基本RS触发器、逻辑功能及其特性；2.可控RS触发器及其特点；3.JK触发器

人人文库> 全部分类> 应用文书 > 项目管理

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论