精品课程 IC原理 第3章 集成电路中的无源元件

1、1、第3章集成电路中的无源元件3.1集成电阻3.1.1基极扩散电阻3.1.2其它常用集成电阻3.1.3金属氧化物半导体集成电路中常用的电阻3.2集成电容3.2.1双极集成电路中常用的集成电容3.1.3金属氧化物半导体集成电路中常用的金属氧化物半导体电容3.3互连(互连)3.3.1金属薄膜互连3.3.2扩散区连接3.3.3多晶硅连接3.3.4交叉连接，2.3.1集成电阻，这是基本的集成技术中电阻器的设计和制造方法很多，根据电阻值和精度的要求可以选择不同的电阻器结构和形状。集成电路中的电阻分为无源电阻和有源电阻。无源电阻通常由掺杂的半导体或合金材料制成，而有源电阻适当地连接和偏置晶体管，利用晶体管

2、在不同工作区域的不同电阻特性。众所周知，掺杂半导体具有电阻特性，不同的掺杂浓度具有不同的电阻率。正是利用掺杂半导体的电阻特性，电路所需的电阻才能制造出来。所谓的扩散电阻是指由热扩散掺杂构成的电阻。这是最常用的电阻之一，工艺简单，兼容性好，但缺点是精度稍差。4.制造扩散电阻的掺杂可以是工艺中的任何热扩散掺杂工艺，其可以掺杂有氮型杂质、磷型杂质或结构扩散电阻，例如两个掺杂区之间的中间掺杂层。典型的结构是n-p-n结构中的P型区，也称为沟道电阻。当然，应该选择易于控制浓度误差的杂质层作为电阻，以保证扩散电阻的精度。基极扩散电阻是最常用的电阻。对于小阻力，可以使用脂肪和短图形，对于一般阻力，和对于大阻

3、力，可以使用折叠图形。6，N型外延层连接到电路的最高电位，或者连接到电阻器的较高电位端。在电阻器的制造过程中，由于加工引起的误差，如扩散过程中的横向扩散、制版和光刻过程中的图案宽度误差，会使电阻器的实际尺寸偏离设计尺寸，从而导致电阻值的误差。电阻图案的宽度W越宽，相对误差W/W越小，反之亦然。与宽度相比，长度的相对误差可忽略不计。因此，对于有精度要求的电阻，有必要选择合适的宽度，如大于20m，以减少电阻条图案误差引起的失配。8、电阻图尺寸的计算根据特定电路中电阻尺寸的要求，设计电阻图非常方便。该设计基于工艺提供的掺杂区域的平方电阻值和要制造的电阻器的电阻值。一旦选择了掺杂区域的类型，就可以根据

4、下面的公式进行计算。Rs(或r)是掺杂半导体薄层的薄层电阻，也称块状电阻，L是电阻带的长度，W是电阻带的宽度，L/W是对应于电阻的图形的块数。因此，只要知道掺杂区的方块电阻，然后根据所需电阻计算出需要多少方块，再根据精度要求确定电阻条的宽度，就可以得到电阻条的长度。(3-1)，9，当然，这种计算是非常粗略的，因为在计算中没有考虑弯曲形状和端部形状的阻力对实际阻力值的影响，计算需要根据实际设计中的具体图形形状进行修正，通常的修正包括端部修正和拐角修正。末端和拐角校正由于电子总是从电阻最低的地方流出，所以从引线孔流出的大部分电流来自引线孔面向电阻条的一侧，而很少电流从引线孔的侧面和背面流出。因此，

5、在计算末端电阻值时，有必要引入一些修正，称为末端修正图3.2给出了不同电阻条宽度和端部形状的校正系数的经验数据。图中的虚线是末端的内边界，其大小通常是一些设计规则中扩散区域对孔的覆盖值。对于大电阻LW的情况，端部对电阻的贡献可以忽略不计。如图3.2，12，第52，13页所示，每条直线的宽度通常是相同的，在拐角处是一个正方形，但是这个正方形不能作为电阻正方形来计算，因为拐角处的电流密度是不均匀的，并且在内角附近的电流密度较大，而在外角附近的电流密度较小。经验数据表明，拐角对阻力的贡献仅为0.5平方，即拐角校正系数k2=0.5。14、一般图形电阻的电阻值由公式(3-1)计算，折叠图形电阻的电阻值通

6、过将各部分相加计算，但端部电阻和拐角电阻应由公式(3-3)修改。当LW，k1不能考虑时；当使用Wxjc时，可能不考虑横向校正m。此时，15，16，衬底电位和分布电容。由电阻制成的衬底是掺杂类型与电阻材料相反的半导体，也就是说，如果电阻是P型半导体，则衬底是N型半导体，反之亦然。这样，电阻区和衬底形成pn结。为了防止pn结导通，衬底必须连接到某个电位。无论电阻的哪一端和任何工作条件，都需要确保pn结不会处于正向偏置状态。17通常将p型衬底连接到电路中的最低电位，而将n型衬底(外延层)连接到最高电位，因此最差的工作条件是只有电阻器的一端处于零偏置，而所有其他点都处于反向偏置。例如，上端连接到具有正

7、电源的P型掺杂电阻器，并且衬底(外延层)的N型半导体电连接到正电源，使得pn结被零偏置，并且越靠近电阻器的下端，P型半导体的电势越低，pn结的反向偏置电压越大。正是因为这个pn结的存在，才导致了掺杂半导体电阻的另一个寄生效应：寄生电容。任何pn结都有结电容，电阻的衬底通常处于交流零电位(正负电源端或DC接地端)，这使得电阻对交流地有旁路电容。18，如果电阻的一端接地，并且假设寄生电容沿电阻均匀分布，则电阻幅度模式的-3dB带宽大约如下：其中r是电阻区域中掺杂层的阻挡电阻，C0是每单位面积的电容，l是电阻的长度。19、3.1.2其他常用的集成电阻XJE、20、21、22、埋层电阻精度差、Vcc、

8、23、集成电路中的电阻-基极沟道电阻、24、外延层电阻、25、外延层沟道电阻、26、离子注入电阻也是掺杂工艺，由于离子注入工艺。电阻(见图3.14)由两部分组成，即离子注入区的电阻和p区末端的电阻。由于p区末端的掺杂浓度高，电阻值很小，实际电阻值主要由离子注入区的电阻决定。与热扩散掺杂电阻相比，误差减小，精度进一步提高。27、离子注入电阻器28、离子注入电阻器29也是掺杂工艺。由于离子注入工艺可以精确控制掺杂浓度和注入深度，且横向扩散小，因此离子注入形成的电阻阻值容易控制，精度高。离子注入电阻由两部分组成，离子注入区电阻和P区端电阻。由于P区末端掺杂浓度高，电阻值很小。实际电阻值主要由离子注入

9、区电阻决定。与热扩散掺杂电阻相比，误差减小，精度进一步提高。30，3.1.3金属氧化物半导体集成电路中常用的电阻器，1。多晶硅电阻，电阻高，精度差，31，2。Usin双极晶体管和金属氧化物半导体晶体管都可以作为有源电阻。这里只讨论金属氧化物半导体器件。双极器件作为有源电阻的原理是相似的。当VDS很小时，集成电容器在集成电路中，电容器也是一个重要的组成部分。应尽可能避免在集成电路中使用电容器，因为电容器占地面积大。在双极模拟集成电路中，集成电容被用作频率补偿，以改善电路的频率特性。在金属氧化物半导体模拟集成电路中，集成电容器被广泛使用，因为它们易于制造并与金属氧化物半导体器件匹配。普通pn结电容

10、具有电容小、温度系数大和寄生效应的缺点，因此很少使用。34岁。双极型和金属氧化物半导体模拟集成电路中的大多数电容器采用金属氧化物半导体结构或类似结构。由于在金属氧化物半导体工艺中实现的金属氧化物半导体电容的匹配精度优于电阻的匹配精度，一般约为0.1%-5%，因此在数模转换器、开关电容电路等集成电路中，电容经常被用来代替电阻网络。35，表元素匹配数比较，表列出了扩散电阻、离子注入电阻和金属氧化物半导体电容器的一些性能比较。36，3.2.1双极集成电路中常用的集成电容。在双极集成电路中，常用的集成电容有：反向偏置PN结电容。PN结电容的制造工艺与NPN管工艺完全兼容，但电容值不大。发射极结每单位面

11、积的零偏置电容很大，但击穿电压很低，约为69v；集电极结单位面积的零偏压电容小，但击穿电压高，约为20 V，37，Cjs，C，38，金属氧化物半导体电容器，A1，39，以n硅为底板的金属氧化物半导体电容器，40，薄氧化层，41，金属氧化物半导体电容器，42，集成电路中的金属氧化物半导体电容器，43。金属氧化物半导体电容器的电容与电容器的面积和单位面积的电容有关，即两极板间氧化层的厚度。它可以通过以下公式计算：真空介电常数：它是二氧化硅的相对介电常数，约为3.9。两者的乘积是，如果板之间的氧化层的厚度为80纳米(0.08米)，单位面积的电容可以计算为，即，面积为10，000平方米的电容器的电容仅

12、为4.3pF，44，单位面积的电容值小，占用的芯片面积大，温度系数小。当下电极扩散到发射极区域时，金属氧化物半导体电容的电容值基本上与电压大小和电压极性无关；单个金属氧化物半导体电容器的误差约为20。但是两个金属氧化物半导体电容器之间的匹配误差可以小于10；金属氧化物半导体电容器具有较大的寄生电容。金属氧化物半导体电容器的特点如下：(1)击穿电压高，BV50V；45、3.2.2金属氧化物半导体集成电路中常用的金属氧化物半导体电容器，以及46、3.3互连金属氧化物半导体集成电路，特别是硅栅金属氧化物半导体电路，常用的布线一般包括金属、重掺杂多晶硅、扩散层和难熔金属(钨、钛等)。)硅化物。由于其特性和导电性的不同，其用途也不同。随着器件电路尺寸的缩小，互连系统引起的延迟不可忽视，已经成为制约集成电路速度提高的主要因素之一。在硅栅金属氧化物半导体电路中，使用三重布线，如铝线、多晶硅线和扩散线，它们的主要特性如下表所示。可见，铝线具有最大的电流容量和最小的电阻，所以电路的互连应尽量使用铝线，