第5章微型计算机的存储器.ppt

1、第5章 微型计算机的存储器,5.1 存储器概述 5.2 半导体存储器分类及性能指标 5.3 随机存取存储器 5.4 只读存储器 5.5 IBM PC/XT的内存空间分配 5.6 存储器的扩展 5.7 微机内存层次结构 5.8 CMOSROM BIOS和Shadow RAM,本章主要目标,熟练掌握存储器扩展方法及典型应用。,5.1 存储器概述,内存（RAM+ROM）：半导体存储器(本章内容),存储器,U盘和移动硬盘,外存,磁盘,光盘,软盘,硬盘,5.1 存储器概述 结束,5.2 半导体存储器分类及性能指标,半导体存储器分类 半导体存储器主要指标,5.2.1 半导体存储器分类,半导体存储器,RAM

2、,静态RAM（SRAM） 动态RAM（DRAM）,ROM,掩膜型ROM 可编程ROM（PROM） 可擦除可编程ROM（EPROM） 电可擦除可编程ROM（E2PROM),5.2.1 半导体存储器分类 结束,5.2.2 半导体存储器主要指标,一、存储容量 指每一个存储芯片或模块能够存储的二进制位数。 1B = 8 bit； 1KB = 210B = 1024B； 1MB = 210KB = 1024KB； 1GB = 210MB = 1024MB； 1TB = 210GB = 1024GB。 存储器容量 = 单元数数据位数 存储器容量 = 2地址线位数数据线位数,5.2.2 半导体存储器主要指标

3、,二、存取速度 从CPU给出有效的存储器地址到存储器输出有效数据所需要的时间。 内存的存取速度通常以ns为单位。 三、带宽 每秒传输数据总量。 带宽 = 存储器总线频率数据宽度/8 （单位：字节/S）,5.2 半导体存储器分类及性能指标 5.2.2 半导体存储器主要指标 结束,5.3 随机存取存储器,一、SRAM 二、DRAM,一、SRAM,SRAM一般结构,A0,Y译码器,X 译码器,存储器逻辑控制,存储体阵列,Ai Ai+1Ai+2Am-1,A0 A1 A2 : Ai-1,OE WE CE,D0 D1 D2 D3 : Dn-1,:,:,输出缓冲器,典型SRAM芯片62256,62256,芯

4、片引脚与容量的关系： 容量=单元数*位数 =2地址线条数*数据线条数 对于62256： 容量= 2158位 =252108位 =32K*8位 =256K位,典型SRAM芯片62256,典型SRAM芯片62256,二、DRAM,5.3 随机存取存储器 结束,5.4 只读存储器,一、掩膜ROM（MROM） 二、一次可编程ROM（PROM） 三、紫外线可擦除可编程ROM（EPROM） 四、电可擦除可编程ROM（E2PROM） 五、闪速存储器（Flash Memory）,一、掩膜ROM,原理：掩膜ROM存储 信息是靠MOS管是否跨接来决定 0、1，当跨接MOS管，对应位信息为0，当没有跨接（被光刻而去

5、掉），MOS的位置对应的信息为1。,二、PROM,PROM一次可编程ROM,原理：PROM是靠存储单元中的熔丝是否熔断决定信息0和1的，当熔丝未断时，信息为1，熔丝烧断时信息记录0。,三、EPROM,EPROM可擦除可编程ROM,原理：EPROM是靠FAMOS浮置栅是否积累电荷存储信息0和1的，当浮置栅有足够的电荷积累时，记录的信息为0，没有一定的电荷积累时，信息为1。,EPROM典型芯片27512,EPROM主要代表是27系列 对于EPROM掌握： 1. 型号与容量的关系 512为512K位=64K*8=64KB 再如27128为128K位=32KB 2. 引脚信号与容量的关系 容量=2地址

6、线条数*数据线条数 如27512容量=216*8=64KB 3. 控制信号的含义,四、E2PROM和Flash,E2PROM电可擦除可编程只读存储器（Electrically Erasable Programble Read Only Memory）可以在线擦除和改写。它主要用于智能工业仪器仪表中存储各种变化不频繁的数据和参数。EEPROM具有断电情况下保存数据的功能，又可以方便地在线改写。 闪速存储器（Flash Memory）也称快速擦写存储器或快闪存储器，是Intel公司首先开发，近年来发展起来的一种新型半导体存储器芯片。 它采用一种非挥发性存储技术，即掉电后数据信息可以长期保存，在不加

7、电的情况下，信息可以保持10年。又能在线擦除和重写。Flash是由EEPROM发展起来的，因此它属于EEPROM类型。 （目前几乎所有主板中的BIOS ROM均采用Flash）,E2PROM和Flash典型芯片,28010/29010,并行E2PROM代表28系列 Flash ROM代表29系列 掌握： 1. 型号与容量的关系 28010和29010为1M位=128K*8=128KB 再如28040和29040为4M位=512K*8=512KB 2. 引脚信号与容量的关系 容量=2地址线条数*数据线条数 如29010容量=217*8=128KB 3. 控制信号的含义 Vpp,WE,OE,CE等

8、,5.4 只读存储器 结束,5.5 IBM PC/XT的内存空间分配,5.5 IBM PC/XT的内存空间分配 结束,5.6 存储器的扩展,1为什么要扩展？ 任何存储器芯片（RAM和ROM）的容量都是 有限的，当实际系统需要更大存储容量时，就必 须采用多片现有的存储器芯片构成较大容量的存 储器模块，这就是所谓的存储器扩展。 2扩展存储器有三种基本方法 （1）字扩展：单元数的扩展（地址线增加） （2）位扩展：数据位的扩展（数据线增加） （3）字位全扩展：单元数和位数都扩展,地址译码常用方法,1.线译码方式 仅用一根高位地址线选择芯片。 2.部分译码方式 仅用部分高位地址线参与译码。 3.全译码方

9、式 所有地址线全部译码工作。,线选法,当存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。,4个片选信号必须使用4根地址线，电路结构简单，缺点是： 系统必须保证A16A13不能同时为有效低电平； 因为最高段地址信号（ A19 A15 ）不参与译码，因此存在地址重叠问题。,思考：试写出各芯片占用的地址空间。,部分译码法,用高位地址中的一部分地址进行译码产生片选信号。,与全译码方式的唯一区别是：系统最高段地址信号（ A19A15 ）不参与片选译码，即这几位地址信号可以为任何值。,全

10、译码法,用全部的高位地址进行译码产生片选信号。,全译码方式下，系统的每一条地址线都应该参与译码。设该扩展存储器占用0C0000H开始的一段连续地址空间，则可用下表表示系统地址信号与各芯片所占地址空间的关系：,0000000000000 1111111111111,从该表中可以看出： 低位地址线A12A0应直接接在存储芯片上，寻址片内8K单元； 次高位地址线A14A13译码后产生片选信号区分4个存储芯片；,地址译码实现方法,1.门电路译码 用TTL或CMOS数字电路实现译码。 2.专用译码器译码 用专用译码器如2-4/3-8译码器译码。 3.用可编程器件PLD译码。 利用PLD编程译码。,例1

11、符合要求的全译码电路,用门电路完成片选译码，电路结构看起来比较复杂。,例2 符合要求的全译码电路,用译码器代替门电路完成片选译码，电路工作稳定，结构简练。,门电路译码示例,要求：利用基本门电路产生地址为3E7H的低电平有效的片选信号。 分析:3E7H=11 1110 0111B,不 变 地 址,变 地 址,译码器译码示例,要求：产生地址为250H-257H共8个低电平有效的片选信号。 分析：对应的地址关系如下：,常用PLD器件简介,可利用可编程逻辑器件进行译码，常用的有: PAL（Programmable Array Logic）可编程逻辑阵列（如PAL16R8，PAL 20X10等） GAL

12、（Generic Array Logic）通用逻辑阵列（如GAL16V8，GAL20V8等） EPLD（Erasable Programmable Logic Device）可擦除可编程门阵列 CPLD（Complex Programmable Logic Device）复杂可编程门阵列 FPGA（Field Programmable Gate Array）现场可编程门阵列等。 这些器件可通过软件编程生成各种逻辑及复杂硬件电路，因此可以产生不同译码电路。,PLD译码示例,以GAL为例并使用Fast Map软件编程，逻辑运算规则： 或“+”，与“*”，非“/”，例如用GAL16V8产生上例所示地

13、址250H257H低电平有效的片选信号。即1001010000B1001010111B 编程如下： GAL16V8 Address for EX. VER 2005-4 MaWH A0 A1 A2 A3 A4 A5 A6 A7 A8 GND A9 CS1 CS2 CS3 CS4 CS5 CS6 CS7 CS8 VCC /CS1=A9*/A8*/A7*A6*/A5*A4*/A3*/A2*/A1*/A0 /CS2=A9*/A8*/A7*A6*/A5*A4*/A3*/A2*/A1*A0 /CS3=A9*/A8*/A7*A6*/A5*A4*/A3*/A2*A1*/A0 /CS4=A9*/A8*/A7*

14、A6*/A5*A4*/A3*/A2*A1*A0 /CS5=A9*/A8*/A7*A6*/A5*A4*/A3*A2*/A1*/A0 /CS6=A9*/A8*/A7*A6*/A5*A4*/A3*A2*/A1*A0 /CS7=A9*/A8*/A7*A6*/A5*A4*/A3*A2*A1*/A0 /CS8=A9*/A8*/A7*A6*/A5*A4*/A3*A2*A1*A0 DESCRIPTION,一、位扩展,位扩展：是用多个存储芯片组成一个整体，使数据位数 增加，但单元个数不变。 方法： (1) 芯片的地址线全部并联且与地址总线相应的地址线连接。 (2) 片选信号线并联，可以接控制总线中的存储器选择信

15、号，也可以接地址线高位，或接地址译码器的输出端。 (3) 读写信号并联接到控制总线中的读写控制线上。 (4) 数据线分高低部分分别与数据总线相应位连接。,位扩展示例,1M1位SRAM构成1M8位的SRAM存储器模块,二、字扩展,字扩展：存储单元数的扩展，由于存储单元的个数取决于地址线，而与数据线无关，因此，字扩展实际上就是地址线的扩展，即增加地址线。 方法： (1) 各芯片的数据线并联且接至数据总线的相应数据线上。 (2) 芯片本身的地址线并联到地址总线的地址线上（视地址分配情况定），地址总线高位接译码器，译码器输出端接到各个芯片的片选信号。即存储器芯片的片选信号分开，分别接到地址译码器不同的

16、输出端。 (3) 读写控制信号与控制总线中相应的信号相连。,字扩展示例,地址求法： （1）高位地址通过各芯片的片选信号有效反推得到 （2）低位地址（芯 片本身地址）从全0全1 （3）高低地址依次排列找出地址范围,由2K8位SRAM芯片，构成8K8位的存储器模块,字扩展示例地址范围,三、字位全扩展,字位全扩展：将位扩展和字扩展结合起来组成一个存储器模块，即既增加单元数，又扩大每个单元的数据位数。 方法： （1）计算出组成存储器模块所需总的芯片数。 （2）进行位扩展。 （3）将位扩展后的部分作为整体进行字扩展。,字位全扩展示例,用1K4位SRAM构成4K8位的SRAM存储器模块，存储器空间为从08

17、000H开始。,( I ),( IV ),( III ),( II ),字位全扩展示例地址,5.6 存储器的扩展 结束,5.7 微机内存层次结构,一、主存储器,2.基于8086和80286 16位存储系统,3.基于80386和80486 32位存储系统,4.基于PentiumPentium4的64位存储系统,存储器组织,1. 基于8088的8位存储系统,8位存储器组织-8088,*补充：8086的16位存储器接口,BANK1 奇数地址,BANK0 偶数地址,D15-D0,D7-D0,D15-D8,A19-A0,译码器,控制信号,体选信号 和读写控制,如何产生？,如何连接？,数据总线为16位，但

18、存储器按字节进行编址 用两个8位的存储体(BANK)构成16位,*8086的16位存储器接口,两种译码方法: 1、独立的存储体译码器 每个存储体用一个译码器； 缺点：电路复杂，使用器件多。 2、独立的存储体写选通 译码器共用，但为每个存储体产生独立的写控制信号 （无需为每个存储体产生独立的读信号）。 电路简单，节省器件。,1）独立的存储体译码器,D15-D8,D7-D0,高位存储体 (奇数地址),低位存储体 (偶数地址),A16-A1,A15-A0,A15-A0,D7-D0,D7-D0,64KB8片,64KB8片,CS#,Y0# Y7#,Y0# Y7#,C B A,A19 A18 A17,C

19、B A,A19 A18 A17,CS#,G1 G2A# G2B#,G1 G2A# G2B#,OE# WE#,OE# WE#,MEMR# MEMW#,BHE#,A0,Vcc,Vcc,注意这些信号线的连接方法,2）独立的存储体写选通,D15-D8,D7-D0,高位存储体 (奇数地址),低位存储体 (偶数地址),A16-A1,A15-A0,A15-A0,D7-D0,D7-D0,64KB8片,64KB8片,CS#,Y0# Y7#,C B A,A19 A18 A17,CS#,G1 G2A# G2B#,OE# WE#,OE# WE#,MEMR#,BHE#,A0,Vcc GND,MEMW#,1,1,每个存储

20、体用不同的读控制信号,16位存储器组织-8086/80286,独立的存储体写选通,16位存储器接口结构,地 址 锁存器,数 据 总 线 收发器,8086,A0A19,_ BHE,D0D15,A0,A1A19,_ BHE,数据总线(16位),D0D7,D8D15,地址总线,选体信号A0和BHE的联合控制操作,32存储器组织-80386/80486,64位存储器组织-Pentium-Pentium 4,存储器模块简介,DIP内存、SIMM内存、DIMM内存、FPM DRAM、EDO DRAM、SDRAM、DDR DRAM 内存接插形式的发展历程 ,二、高速缓冲存储器,Cache一般由两部分组成：一

21、部分存放由主存储器来的数据，另一部分存放该数据所在主存储器的地址，因此又把这一部分称作目标地址标记存储器，简称TAG存储器。 1数据读取方法 Cache的数据读取有三种方法：直接映射法（Direct mapped）、N路集合相关法（N-way set associative）和完全相关法（Fully associative）。 2数据写入方法 通写：写时更改Cache内容，且更改对应地址主存中的内容。 回写：写时仅更改Cache中的数据，速度快。,三、虚拟内存,虚拟存储器（Virtual Memory） 简称虚拟内存，是在内存不足的情况下，用硬盘的一部分空间模拟内存的一种虚设内存，并不是真正的

22、内存。但软件可以将其当成一般内存使用，从使用角度看，除了速度比内存慢外， 其它与内存没有什么区别。,5.7 微机内存层次结构 结束,5.8 CMOS/ROM BIOS/SHADOW RAM,一、CMOS RAM 1. 本义：CMOS RAM（简称CMOS）是一种非挥发性随机读写存储器（NVRAMNonvolatile RAM），又称为互补金属氧化物半导体（CMOS）存储器。 2. 功能：存放系统的各种配置和设置信息。 主要信息：系统日期和时间、系统安全特性、能源管理设置、存储设备、键盘和鼠标、I/O地址分配、视频设置及其它可选特性等。,对CMOS RAM操作,CMOS在系统中占用两个I/O地址

23、 70H：CMOS地址端口地址 71H：CMOS数据端口地址 CMOS读写两步骤 1. 向70H写CMOS地址 2. 对71H读或写数据,二、ROM BIOS,1. 含义: ROM BIOS即基本输入/输出系统（BIOSBasic Input/Output System）。ROM BIOS是指固化到只读存储器中的软件程序模块即基本输入/输出系统程序模块，有时称为固件。 2. 作用: BIOS的主要功能就是对系统硬件进行测试和CMOS所有参数的设置，包括：基本参数设置（包括系统时钟、显示器类型、启动时对自检错误处理的方式等）、磁盘驱动器设置、键盘参数设置、存储器测试设置、Cache存储器设置、R

24、OM Shadow设置、安全设置、总线周期参数设置、电源管理设置、 PCI局部总线参数设置、板上集成接口设置以及其它参数设置等。 3. 说明:Pentium之前用EPROM，Pentium 之后用Flash存BIOS程序。,ROM BIOS的组成,BIOS程序主要分为三部分。 自检及初始化程序 测试计算机工作状态是否良好。在开机到计算机开始工作之间会产生延迟，有时把它称作加电自检（POST）。这部分包括系统建立、加电自检、初始化以及磁盘自举等。 ROM BIOS例程:系统启动后的主体。 系统参数设置:设置系统的参数并存入CMOS中。,三、Shadow RAM,1.含义:影子内存即Shadow

25、RAM的内容是ROM BIOS的“影子”。 2.功能:用来存放各种ROM BIOS的内容，或者说Shadow RAM中的内容是ROM BIOS的拷贝。,第5章 微型计算机的存储器 5.8 CMOS/ROM BIOS/SHADOW RAM 结束,课堂练习,1、已知一个存储器子系统如图所示，试指出其中RAM和EPROM的存储容量以及各自的地址范围。,RAM,CS,WE,A,14,A,12,A,11,D,7,D,0,CPU,I,/,O,1,I,/,O,8,Y,0,Y,1,Y,7,G,1,G,2,B,G,2,A,A,C,B,RD,74,LS,138,WR,A,10,A,0,OE,A,19,A,13,M

26、,/,IO,A,18,A,16,A,15,A,17,A,10,A,0,OE,CE,A,11,A,10,A,0,Y,5,Y,6,EPROM,D,7,D,0,课堂练习,2、利用EPROM 2732(4K8位)、SRAM6116(2K8位)及译码器74LS138,设计一个存储容量为16KB ROM和8KB RAM的存储子系统。 要求ROM的地址范围为F8000HFBFFFH，RAM的地址范围为FC000HFDFFFH。 系统地址总线20位(A0A19)，数据总线8位(D0D7)，控制信号为RD#、WR#、M#/IO(低为访问存储器，高为访问I/O接口)。 3、基于PX/XT总线，利用SRAM628512(512K8位) 、EPROM 27512(64K8位)芯片设计存储器容量为1MB的存储系统。 要求RAM区占512KB，地址范围:00000H-7FFFFH、ROM区占128KB，地址范围:E0000H-FFFFFH。,课堂练习,课堂练习,课堂练习,课堂练习,课堂练习1 解： A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A0 RAM地址范围： 1 1 1