存储器及其组成设计.ppt

1、第三章存储及其配置设置修正，在现代计算机中，存储位于全机中心，3.1概要、存储、复习：存储各概念之间的关系1字节(Byte )为8位2字节或1字(word) 4字节或1双字(Dword ) 1K容量是1024单元1M=1024K=1024*1024单元114.存取时间3内存周期4可靠性5功耗和集成级别6 ) 7访问宽度2 .存储器分类3360，1 .按存储介质划分的半导体存储器：由半导体器件构成的存储器。 磁表面存储器：由磁性材料制成的存储器。 2 .不同存储方式的随机存储器：与存储单元的物理位置无关，任何存储单元的内容都可以随机存取。 顺序存储器：只能按某种顺序访问，访问时间与存储单元的物理

2、位置有关。 3 .内存的每个读写功能只读存储器(ROM ) :存储的内容是固定的，只读不能写入的半导体存储器。 随机读写存储器(RAM ) :可读写的半导体存储器。 4 .信息可保存性别中非永久性记忆的内存：切断电源后消失信息的内存。 永久记忆性内存：即使切断电源也能保存信息的内存。 5 .按照在计算机系统中的作用，存储器根据在计算机系统中发挥的作用，分为：主存储器、辅助存储器、高速缓冲存储器、控制存储器等。 另外，半导体存储器、存储棒：由于动态RAM的集成度高且便宜，所以微机系统中使用的动态RAM内置于条纹状的印刷基板内。 系统配备动态RAM刷新控制电路，不断“播放”保存的信息。 1. RA

3、M :随机存储器是“存储器”的重要构成要素，通过CPU执行指令，可以进行“读取”、“写入”操作。 静态RAM :集成度低，信息稳定，读写速度快。 动态RAM :存在集成度高、容量大、信息记忆不稳定、只能保持数毫秒的缺点，为此必须继续进行“信息再生”或“刷新”操作。 2.ROM:只读内存，保存的信息是只读的，不可写入。 4 .高速缓冲存储器Cache: Cache位于CPU和主内存之间，由高速静态RAM构成。 容量小，是为了提高单元整体的运行速度而设置的，应用程序无法访问Cache，CPU内部也有Cache。 3.ROM/EPROM在微机系统上的应用：存储“基本输入输出系统程序”(简称BIOS

4、)。 BIOS是计算机最底层的系统管理程序，操作系统和用户程序都可以调用。 5 .什么是闪存、闪存？ 闪存闪存是一种高密度非易失性读取/写入半导体存储器，突破了传统的内存系统，改善了现有内存的特性。 特征：固有的非易失性(2)廉价的高密度(3)可以直接执行的(4)固体性能、闪存的工作原理、电擦除和再编程能力闪存是EPROM功能加上电路的电擦除和再编程能力。 28F256A引入了实现该功能的指令寄存器。 (1)保证TTL电平的控制信号输入，(2)在擦除和编程中稳定地供电(最大化与EPROM的兼容性)。 采用并行操作方式的双端口存储器，芯片技术研究开发了高性能芯片技术，如dramfpmdedoed

5、ramcdramsdramrambusdram。6、采用并行主存储器，提高读取并行性多模块交叉存储器，主存储器采用更高速的技术，缩短存储器的读取时间相关存储器，(2)结构技术，由于CPU和主存储器在速度上不一致，限制了高速校正运算。 可采取特殊措施来加速CPU与存储器之间的有效传送，以防止CPU在完成存储器的读写之前无法做出任何事情。 1 .存储体的一个基本存储电路中只能存储一个二进制位。 存储体是有规律地组织基本的存储电路。 库还有不同的组织形态：将各字的同一位组织成一个芯片。 例如： 8118 16K*1(DRAM )将各字的4比特组织成一个芯片。 示例： 2114 1K*4 (SRAM

6、)将每个字的8比特组织成一个芯片。 2 .外围电路为了区分不同的存储单元，对各自不同的地址赋予编号，并且利用地址编号选择不同的存储单元。 于是，电路需要地址解码器、I/O电路、芯片选择控制端子CS、输出缓冲器等外围电路、3 .存储器(芯片)结构和存储器原理，因此存储器(芯片)=存储体外围电路、3 .存储器原理、小圆点：根据该数据数据总线将其中的数据应用于CPU、4 .地址解码、单解码方式应用于小容量存储器，解码器只有1个。 通过将双解码方式的地址解码器分为2个，能够减少选择线的数量。 例如1024 * 1的存储器，5 .驱动器双解码结构中，解码器输出后加上驱动器，驱动各x方向选择线上的所有存储

7、单元电路。 6. I/O电路位于数据总线与选定单元之间，控制选定单元的读取或写入，并放大信息。 7 .在片选择地址选择时，首先选择片，仅在片选择信号有效的情况下，与该片连接的地址线才有效。 8 .输出驱动电路多需要并行使用多个芯片的数据线来扩展存储器的容量，并且存储器的读出数据或写入数据设置在双向数据总线上。 这将使用三状态输出缓冲区。 8 .实际的静态RAM示例英特尔2114内存芯片，1024 * 4内存4096个基本内存单元，64 * 64矩阵，并且需要10个地址线地址。 x解码器输出64条选择线，分别输出1-64行，y解码器输出16条选择线，分别选择控制1-16列的各列的位线控制栅极。

8、16M容量的内存地址范围： 00000hffffh由24条地址线提供地址代码。 1M容量的内存地址范围： 00000HFFFFFH由20条地址线提供地址代码。 4 .存储器的读/写操作：系统为每单元设置地址，地址代码写为二进制数，习惯性地写为十六进制数。 1、存储容量由地址线“宽度”决定：4G容量的存储器地址范围： 0000，0000 h ffff、FFFFH从32条地址线提供地址码。 例：电容8KB(213B )的存储地址范围： 0000H1FFFH，由13条地址线供给地址。 2 .存储器读取和写入图像：存储器读取过程和一些存储单元的内容被传送到CPU数据线。 CPU通过地址线发出地址，用地

9、址解码器翻译地址，选择某存储单元，CPU输出存储器读出命令、89H、存储器读出命令、1001000110100、写入存储器进程、0000H 、3.2微机系统中的内存组织、现代计算机中的内存位于全机的中心，容量大、速度快、成本低是为了解决三者之间的矛盾，目前采用多级内存架构。对存储器的要求是存储器的用途和特征、存储器的基本组织、(1)与CPU的连接主要是地址线、控制线、数据线的连接。 (2)多个芯片连接设定修正的存储器容量与实际提供的存储器不一致的情况较多。 实际使用时，需要进行字和位扩展(多芯片连接)，构成必要的实际内存。 例如，内存容量为8K8，选择2114芯片(1K 4)时，需要扩展位，只

10、需增大字长，内存的字数与内存芯片的字数一致，不能成为电影，2:4、1K8、1K8、1K8、1K8、1K8、1K8 由1k 4的存储器芯片2114构成的2k 8的存储器、字位同时扩展法，例如1K8位的SRAM有多张(2)此存储器所需的地址位是多少位？ (3)描绘该存储器与CPU连接的结构图，假设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W#。 (4)给出地址解码器的逻辑表达式。 ramsel3=A11*A10*MREQ，解： (4K/1K=4需要4枚SRAM芯片。 (2)需要存储器容量4KB、12条地址线(3)解码器的输出信号逻辑式例如设置多片256K8位的SRAM芯片，(1)

11、用字扩展方法构成2048KB的存储器需要多少片SRAM芯片(2)该存储器所需的地址(3)假设该存储器与CPU连接而构成图，CPU的接口信号包括地址信号、数据信号、控制信号MREQ#和R/W#。 解： (1)此内存需要2048K/256K=8片SRAM芯片。 (221=2048K，因为使用高3位作为芯片选择，使用低18位作为各存储器芯片的地址输入，所以需要21条地址线。 (3)该存储器与CPU连接：2 .存储器的例子，CPU的地址总线为16条(A15A0，A0为下位)； 双向数据总线为8条(D7D0)，控制总线上有关主存储的信号为MREQ、R/W。 主存储地址空间的分配，08191是系统程序区域

12、，只读存储器芯片组成的819232767是用户程序区域。最后(最大地址)的2K地址空间是系统程序工作区。 以往为EPROM:8K8位(控制端仅限CS )； SRAM:16K1比特、2K8比特、4K8比特、8K8比特.解： (1)主存储地址空间分布如图所示。16条地址线地址64K 0000 FFFFH(65535 )、EPROM:8K8位SRAM:16K1位、2K8位、4K8位、8K8位、(2)连接电路， 片上地址：8K芯片内的13个A12A0 2K芯片内的11个A10A0芯片间地址：前32ka15a14a130000100101最后2k1加上a12a11、5、IBM PC/XT的内存主板上的RAM 256K 保留(包括视图) RAM 128K、扩展ROM 198K、16K (可在系统主板上扩展)、基于8K的ROM 40K、(1)存储空间分配。 00000 h3ffffh 40000 h9ffffha 0000 hbf ffhc 0000 HF 6000 hfe 000 HF ffffh，RAM 640K，保留128K，ROM 128K，图形上的显示缓冲器彩色