第五章 触发器.ppt

1、第五章 触发器,双稳态触发器是能够存储一位二进制码的逻辑电路元件，是构成时序电路基本单元。 重点： 双稳态触发器的逻辑功能、触发方式 及翻转时刻。,5.1 RS 触发器,5.4 触发器的建立时间和保持时间,5.2 JK 触发器,5.3 D触发器与T触发器,概述,触发器 能够存储一位二进制信息的基本单元电路。,触发器特点 1.具有两个稳定状态，分别表示逻辑0和逻辑1。 2.在输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能保持状态不变。,触发器分类 按触发方式分：电位触发方式、主从触发方式及边沿触发方式。 按逻辑功能分：RS触发器、D触发器、JK触发器和T触发器。,5.1、RS

2、触发器,1,1,1,1,一与非门构成的基本RS触发器,2. 组成结构,1. 逻辑符号,输出：Q，,两个稳定状态：,0,1,1,0,4. 特征表,1,0,1,1,3. 工作原理,1,0,0,0,0,1,0,1,Q： 触发器原端或1端。,通常将Q端状态作为触发器的输出状态。,4. 特征表,5. 特征方程,Qn+1卡诺图,特征方程,Qn ：原状态或现态 Qn+1：新状态或次态,特征表,约束条件：输入信号不能同时为零。,2基本RS触发器的应用举例,在数字系统中，用机械开关对电路发出命令信号，当开关改变位置时，由于弹簧片不能立即与触点稳定接触产生抖动，使电压或电流波形产生“毛刺” 。 如果用开关的输出直

3、接驱动逻辑门，经过逻辑门整形后，输出会有一串脉冲干扰信号导致电路工作出错。,基本RS触发器去抖动功能,利用基本RS触发器的记忆作用可以消除机械开关振动对数字电路所产生的影响。 在触发器的工作过程中，使触发器状态改变的输入信号称为触发信号；触发器状态的改变称为翻转；触发器接收触发信号的方式称为触发方式。基本RS触发器的触发信号是低电平信号，这种触发方式称为低电平触发方式。,二. 同步RS触发器,基本RS触发器的触发翻转过程直接由输入信号控制，同步RS触发器实现在规定的时刻，触发器按各自输入信号所决定的状态同步触发翻转。,工作原理,1. 电路组成与工作原理,CP=0：状态保持,增加一个控制端，控制

4、触发器的状态随输入变化。,S=0，R=0：Qn+1=Qn,S=1，R=0：Qn+1=1,S=0，R=1：Qn+1=0,S=1，R=1：Qn+1= X,CP=1：,RS触发器输入端均为1。,符号：,输入端R、S通过非门作用于基本RS触发器。,特性表,从工作原理可知: 触发器在脉冲作用时间段接收输入信号,因而称为脉冲触发方式。 在脉冲作用时,可能出现多次翻转(空翻）。 脉冲触发又可分为正、负脉冲触发。,0 0 1 1 0 1 ,卡诺图化简,特点 CP=1，接收信号，允许翻转。 CP=0，封锁信号，禁止翻转。,正脉冲触发,例 1：根据CP、S、R的波形，试画出上面分析的RS触发器输出Q的波形，设初始

5、状态Q=0。解：,触发器在CP=1时翻转。 同步触发器能控制触发器在一段时间内翻转，不能实现在一瞬间翻转，因此应用中受到一定限制。,例 2：根据CP、S、R的波形，试画出正脉冲RS触发器输出Q的波形，设初始状态Q=0。解：,在CP=1的时间间隔内R、S的状态变化就会引起触发器状态的多次变化（空翻）。,三. 主从R-S触发器,电路结构与工作原理： CP=1作用其间： 主触发器工作，QM随R-S翻转；从触发器因 CP=0被封锁，输出Q保持不变。 CP下跳沿(即10),CP由0 1： 主触发器被封锁，从触发器工作，Q为QM最后值。 CP=0后： 主触发器的状态保持不变,因而输出状态保持不变。这样,两

6、个R-S触发器的的互相制约,实现了在某一特定时刻翻转。 该触发器在负跳沿翻转，称为负跳沿主从R-S触发器。正跳沿的原理与负跳沿类似，两种类型在器件符号的中加以区别。,组成：由两个同步RS触发器级联而成。,工作原理：,CP为高电平：主触发器输出A、B按照同步RS触发器的功能翻转，从触发器的状态不变，Q状态保持。,CP变为低电平：信号A、B作为从触发器S、R信号输入，从触发器状态变化。从触发器的动作发生在CP的下降沿。 CP为低电平以后：主触发器维持原状态不变，从触发器的状态不再改变。,时钟CP直接作用于主触 发器，反相后作用于从触发器。,主从RS触发器的翻转只发生在CP的下降沿。,主从触发器的特

7、点:,触发器在CP有效作用期间接收输入信号(属于脉冲触发方式)，在CP的有效跳变沿触发翻转(翻转状态由CP作用期间输入信号的状态而定)，在CP有效跳变沿后封锁输入信号。 例 ：根据CP、S、R的波形，试画出主从负跳沿RS触发器输出Q的波形，设初始状态Q=0。,主从触发器对输入信号的要求： 对于负跳沿触发的触发器，输入信号应在CP正跳沿前加入，并在CP正跳沿后的高电平期间保持不变，为主触发器触发翻转做好准备，若输入信号在CP高电平期间发生改变，将可能使主触发器发生多次空翻，产生逻辑错误。 时钟脉冲的要求： CP正跳沿后的高电平要有一定的持续时间，以确保主触发器达到新的稳定状态，CP负跳沿使触发器

8、发生翻转后，CP的低电平也必须有一定的持续时间，以确保从触发器达到新的稳定状态。,5.2 JK触发器 JK触发器解决了主从RS触发器存在不稳定状态的问题。,一.主从JK触发器 工作原理 CP =1时接收JK信号，输出不变； CP 下跳瞬间，输出由JK而定：,逻辑功能 J=K=0 Qn+1= Qn （ 不变） JK=J Qn+1= J （与J相同）,CP=0时，封锁JK信号，输出不变。 显然JK触发器消除了输出不定的状态。,触发方式：脉冲 翻转时刻：负跳沿或正跳沿。,例：设负跳沿主从JK触发器的CP和J、K的波形如图所示，画出输出端Q的波形。设初始状态为0。,逻辑符号,主触发器状态只能改变1次,

9、由于输出和输入之间存在反馈，若触发器Q=0，CP=l，主触发器只能接受J端的置1信号； 若Q=1 ，CP=l，主触发器只能接受K 端的置0信号。所以主触发器状态只能改变1次，在CP的下跳沿，从触发器与主触发器状态取得一致。,例：设负跳沿主从JK触发器的CP和J、K波形如图所示，画出输出端Q的波形。设初始状态为1。,0 J,K 0,JK主从触发器的特点,(1)触发器在时钟脉冲有效作用期间（CP=1或=0）接收输入信号，只在时钟脉冲的跳变沿(负跳沿或正跳沿)触发翻转，在时钟脉冲跳变沿后封锁输入信号。 (2)触发器的翻转状态由时钟脉冲作用期间输入信号的状态而定。 (3)主触发器的状态只能根据输入信号

10、改变一次。 主从触发器工作时，必须在CP有效作用期间前加入输入信号。如果在有效作用期间出现干扰信号，那么就有可能出现一次变化现象，使触发器的状态出错。 避免出现一次变化现象的有效方法是采用边沿触发器。,二. 边沿JK触发器,边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性也就降低了。 边沿触发器的特点:接受输入信号、触发翻转、封锁输入是在同一时刻（时钟脉冲有效跳变沿）完成。 判断边沿触发器次态的依据:触发跳变沿前瞬间输入端的状态。 边沿触发器的触发方式:分为正跳沿和负跳沿，由在符号中时钟脉冲端子CP加以区别。,正跳沿JK触发器,负跳沿JK触发

11、器,例：已知CP、J、K波形及初始状态与上例相同，试画出负跳沿JK触发器的输出端Q的波形。并比较两个结果。,比较两结果，如果输入信号在CP=1前加入，并在CP=1时间内保持不变，则主从负跳沿JK触发器与负跳沿JK触发器输出结果相同；如果在CP=1时间内输入信号发生改变，因前者可能出现一次变化现象，造成结果不同。,CP J K QM Q主从 Q,123456,三. 集成JK触发器,TTL双JK触发器74LS76 JK触发器74LS76功能表,逻辑符号和引脚分布图,该器件内含两个相同的JK触发器，它们都带有预置和清零输入，属于负跳沿触发器。如果在一片集成器件中有多个触发器，通常在符号前面(或后面)

12、加上数字，以示不同触发器的输入、输出信号。,5.3 边沿D触发器与边沿T触发器,一. D触发器 若只取JK触发器输入信号JK，且J=D，就构成D触发器。 特性方程 Qn+1 = D,边沿D触发器 也可分为正跳沿 D触发器 和负跳沿 D触发器。C1端子没有小圈表示正跳沿 D触发器，否则，是负跳沿 D触发器。,逻辑符号,例：触发器组成的电路如图所示，试根据D和CP波形画出Q的 波形(设初态为0)。,解： 第一个触发器是正跳沿D触发器，第二个JK触发器和与非门组成负跳沿D触发器。,Q1,Q2,二. T触发器,将JK触发器的J、K端连接在一起作为T端，就构成了T触发器，因此T触发器没有专门设计的定型产

13、品。,特性方程 Qn+1 = T Qn,例：电路和输入信号波形如图所示，画出各触发器Q端的波形。各触发器的初始状态为0。,解： 两个JK触发器均连接成负跳沿T触发器。,Q1,Q2,5.4 触发器的建立时间和保持时间,对于边沿触发方式，为使触发器可靠工作，在触发器输入信号与CP有效边沿之间应该有个严格的关系。 以正跳沿D触发器为例，为使D触发器同步置l，D端l的值应在CP有效边沿之前就建立起来。要求在CP有效边沿之前建立D值的最小时间叫建立时间tset。 为完成D触发器的可靠置1，在CP有效边沿之后，D端的1值还应保持一段时间。要求D值在时钟有效边沿之后保持的最小时间叫保持时间th 。 主从触发

14、器在使用过程中，为避免出现一次变化现象，对于负跳沿触发的触发器，输入信号应在CP正跳沿前加入，满足建立时间tset，并保证在时钟脉冲的持续期内输入信号保持不变，时钟脉冲作用后，输入信号不需要保持一段时间，因而保持时间为零。,小结,1双稳态触发器是能够存储一位二进制码的逻辑电路元件，是构成时序电路基本单元。 2 按电路结构分类有基本RS触发器、同步触发器、主从和边沿触发器。它们的触发翻转方式不同，基本RS触发器属于电平触发，同步触发器和主从触发器属于脉冲触发，边沿触发器是脉冲边沿触发。3主从触发器和边沿触发器的翻转虽然都发生在脉冲跳变时，但对加入输入信号的时间有所不同，对于主从触发器，如果是负跳变触发，输入信号必须在正跳变前加入，而边沿触发器可以在