《组合逻辑电路》PPT课件.ppt

1、第三章 组合逻辑电路,3.1 概述 3.2 组合逻辑电路的分析方法和设计方法 3.3 若干常用的组合逻辑电路 3.4 组合逻辑电路中的竞争冒险现象,返回,3.1 概 述,图3.1.1 组合逻辑电路举例 图3.1.2 组合逻辑电路的框图,返回,图3.1.1 组合逻辑电路举例,返回,图3.1.2 组合逻辑电路的框图,返回,3.2 组合逻辑电路的分析方法和设计方法,图3.2.1 例3.2.1的电路 图3.2.2 组合逻辑电路的设计过程 图3.2.3 交通信号灯的正常工作状态与故障状态 图3.2.4 例3.2.2的逻辑图之一 图3.2.5 例3.2.2的逻辑图之二 图3.2.6 例3.2.2的卡诺图

2、图3.2.7 例3.2.2的逻辑图之三,返回,图3.2.1 例3.2.1的电路,返回,图3.2.2 组合逻辑电路的设计过程,返回,返回,图3.2.3 交通信号灯的正常工作状态与故障状态,返回,图3.2.4 例3.2.2的逻辑图之一,返回,图3.2.5 例3.2.2的逻辑图之二,返回,图3.2.6 例3.2.2的卡诺图,返回,图3.2.7 例3.2.2的逻辑图之三,返回,3.3 若干常用的组合逻辑电路（一）,图3.3.1 3位二进制（8线3线）编码器的框图 图3.3.2 3位二进制编码器 图3.3.3 8线3线优先编码器74LS148的逻辑图 图3.3.4 用两片74LS148接成的16线4线优

3、先编码器 图3.3.5 二十进制优先编码器74LS147的逻辑图 图3.3.6 3位二进制（3线8线）译码器的框图 图3.3.7 用二极管与门阵列组成的3线8线译码器 图3.3.8 用与非门组成的3线8线译码器74LS138 图3.3.9 用两片74LS138接成的4线16线译码器 图3.3.10 二十进制译码器74LS42 图3.3.11 半导体数码管BS201A（a）外形图（b）等效电路,返回,下页,3.3 若干常用的组合逻辑电路（二）,图3.3.12 液晶显示器的结构及符号 （a）未加电场时（b）加电场以后（c）符号 图3.3.13 用异或门驱动液晶显示器 （a）电路 （b）电压波形 图

4、3.3.14 BCD七段显示译码器的卡诺图 图3.3.15 BCD七段显示译码器7448的逻辑图 图3.3.16 7448的输入、输出电路 （a） 端（b）输入端（c）输出端 图3.3.17 用7448驱动BS201的连接方法 图3.3.18 有灭零控制的8位数码显示系统 图3.3.19 例3.3.3的电路 图3.3.20 双4选1数据选择器74LS153 图3.3.21 采用CMOS传输门结构的数据选择器CC14539 图3.3.22 用两个4选1数据选择器接成的8选1数据选择器,返回,下页,上页,3.3 若干常用的组合逻辑电路（三）,图3.3.23 例3.3.5的电路 图3.3.24 例3

5、.3.6的电路 图3.3.25 半加器（a）逻辑图 （b）符号 图3.3.26 全加器的卡诺图 图3.3.27 双全加器74LS183 （a）1/2逻辑图 （b）图形符号 图3.3.28 4位串行进位加法器 图3.3.29 4位超前进位加法器74LS283 的逻辑图 图3.3. 30 例3.3.7的代码转换电路 图3.3. 31 1位数值比较器 图3.3. 32 4位数值比较器CC14585的逻辑图 图3.3. 33 将两片CC14585 接成8位数值比较器,返回,上页,图3.3.1 3位二进制（8线3线）编码器的框图,返回,图3.3.2 3位二进制编码器,返回,图3.3.3 8线3线优先编码

6、器74LS148的逻辑图,返回,图3.3.4 用两片74LS148接成的16线4线优先编码器,返回,图3.3.5 二十进制优先编码器74LS147的逻辑图,返回,图3.3.6 3位二进制（3线8线）译码器的框图,返回,图3.3.7 用二极管与门阵列组成的3线8线译码器,返回,图3.3.8 用与非门组成的3线8线译码器74LS138,返回,图3.3.9 用两片74LS138接成的4线16线译码器,返回,图3.3.10 二十进制译码器74LS42,返回,图3.3.11 半导体数码管BS201A （a）外形图 （b）等效电路,返回,图3.3.12 液晶显示器的结构及符号（a）未加电场时 （b）加电场

7、以后 （c）符号,返回,图3.3.13 用异或门驱动液晶显示器 （a）电路 （b）电压波形,返回,图3.3.14 BCD七段显示译码器的卡诺图,返回,图3.3.15 BCD七段显示译码器7448的逻辑图,返回,图3.3.16 7448的输入、输出电路（a） 端（b）输入端 （c）输出端,返回,图3.3.17 用7448驱动BS201的连接方法,返回,图3.3.18 有灭零控制的8位数码显示系统,返回,图3.3.19 例3.3.3的电路,返回,图3.3.20 双4选1数据选择器74LS153,返回,图3.3.21 采用CMOS传输门结构的数据选择器CC14539,返回,图3.3.22 用两个4选

8、1数据选择器接成的8选1数据选择器,返回,图3.3.23 例3.3.5的电路,返回,图3.3.24 例3.3.6的电路,返回,图3.3.25 半加器（a）逻辑图 （b）符号,返回,图3.3.26 全加器的卡诺图,返回,图3.3.27 双全加器74LS183 （a）1/2逻辑图 （b）图形符号,返回,图3.3.28 4位串行进位加法器,返回,图3.3.29 4位超前进位加法器74LS283 的逻辑图,返回,图3.3.30 例3.3.7的代码转换电路,返回,图3.3.31 1位数值比较器,返回,图3.3.32 4位数值比较器CC14585的逻辑图,返回,图3.3.33 将两片CC14585 接成8位数值比较器,返回,3.4 组合逻辑电路中的竞争冒险现象,图3.4.1 由于竞争而产生的尖峰脉冲 图3.4.2 2线4线译码器中的竞争冒险现象（a）电路图（b）电压波形图 图3.4.3 同一输入变量经不同途径到达输出门的情况（m、n均为正整数） 图3.4.4 例3.4.1 的电路 图3.4.5 消除竞争冒险现象的几种方法（a）电路接法（b）电压波形 图3.4.6 用增加冗余项消除竞争冒险,返回,图3.4.1 由于竞争而产生的尖峰脉冲,返回,图3.4.2 2线4线译码器中的竞争冒险现象 （a）电