组合逻辑电路的分析与实现.ppt

1、6.5 组合逻辑电路的分析与设计,6.5.1组合逻辑电路的分析 如果数字电路的输出只决定于电路当前输入， 而与电路以前的状态无关， 这类数字电路就是组合逻辑电路。对组合逻辑电路的分析， 就是根据给定的电路， 确定其逻辑功能。 对于比较简单的组合逻辑电路， 通过列写逻辑函数式或真值表及化简等过程， 即可确定其逻辑功能。 对于较复杂的电路， 则要搭接实验电路， 测试输出与输入变量之间的逻辑关系， 列成表格（功能表）， 方可分析出其逻辑功能。,1、由给定的逻辑图写出逻辑关系表达式。,分析步骤：,2、用逻辑代数或卡诺图对逻辑代数进行化简。,3、列出输入输出真值表。 4、对逻辑电路进行分析，确定其功能。

2、,电路 结构,输入输出之间的逻辑关系,例7-14 1. 分析下图的逻辑功能。,真值表,相同为“1” 不同为“0”,同或门,例7-14 2. 分析下图的逻辑功能。,真值表,相同为“0” 不同为“1”,异或门,例7-14 3. 分析下图的逻辑功能。,0,1,被封锁,1,1,1,0,被封锁,1,选通电路,6.5.2 组合逻辑电路设计,任务要求,最简单的逻辑电路,1、指定实际问题的逻辑含义，列出真值表。,分析步骤：,2、有真值表写出逻辑表达式，用逻辑代数或卡诺图对逻辑代数进行化简。,3、列出输入输出状态表并得出结论。 4、画出逻辑图。,例7-15 设计三人表决电路（A、B、C）。每人一个按键，如果同意

3、则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,1、首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。,2、根据题意列出逻辑状态表。,逻辑状态表,4、用卡诺图化简后写出表达式,3、画出卡诺图,5、根据逻辑表达式画出逻辑图。,若用与非门实现，则,6.6 编码器和译码器,n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。,6.6.1. 二进制编码器,将一系列信号状态编制成二进制代码。,所谓编码， 就是用二进制码来表示给定的数字、 字符或信息。 一位二进制码有0、 1两种状

4、态， n位二进制码有2n种不同的组合。 用不同的组合来表示不同的信息， 就是二进制编码。 我们以8421BCD码编码器为例， 说明一般编码器的功能。 在这种编码器的输入端输入一个一位十进制数， 通过内部编码， 输出四位8421BCD二进制代码， 每组代码与相应的十进制数对应。,例7-16 用与非门组成三位二进制编码器,设八个输入端为I1I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。,设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图。,状态表,按输出为1列表达式：,1,1,0,1,1,0,1,1,0,0,1,1,I

5、1 I2 I3 I4 I5 I6 I7 I8,逻辑图,6.6.2 二-十进制编码器,将十个状态（对应于十进制的十个代码）编制成BCD码。,十个输入,四位,输入：I0 I9。,输出：F4 F1,列出状态表如下：,状态表,逻辑图略,6.6.3 二进制译码器,译码是编码的逆过程，即将某二进制翻译成电路的某种状态。,将n种输入的组合译成2n种电路状态。也叫n-2n线译码器。,译码器的输入：,一组二进制代码,译码器的输出：,一组高低电平信号,例 分析图6.2所示电路的逻辑功能。 解：该电路有八个输出端 ,当E1=1、 不成立时， 与门输出低电平0， 封锁了输出端八个与非门， 电路不能工作； 当E1=1、

6、 成立时， 上述封锁作用消失， 输出端的状态随输入信号A2、 A1、 A0的变化而变化， 电路工作。 E1、 、 三个输入端可以使电路工作或者不工作， 故称它们为使能端。,图 6.2 3-8译码器逻辑电路图,当A2A1A0=101时，A1的低电平使 、 、 、 输出高电平1， A0的高电平进一步使 、 输出高电平1， A2的高电平进一步使 输出高电平。 这样，只有 输出低电平0。 因而得到 的逻辑表达式为,用同样的方法， 可以写出所有输出端的逻辑表达式如下：,依据上述分析， 可以看出， 对应于A2、 A1、 A0八种组合中的每一种组合， 八个输出端中只有对应的一个端子输出0， 其它输出端都输出

7、1。 这就是这个电路能完成的逻辑功能。 这个电路是我们将要讲到的译码器中的集成译码器74LS138的内部电路。 , 例 交叉路口的交通管制灯有三个， 分红、 黄、绿三色。正常工作时， 应该只有一盏灯亮， 其它情况均属电路故障。 试设计故障报警电路。 解： 设定灯亮用1表示， 灯灭用0表示； 报警状态用1表示， 正常工作用0表示。 红、 黄、 绿三灯分别用R、 Y、 G表示， 电路输出用Z表示。 列出真值表如表6.3所示。,表 6.3 真值表,图 6.3 报警电路卡诺图,作出卡诺图(图6.3)， 可得到电路的逻辑表达式为 若限定电路用与非门作成， 则逻辑函数式可改写成 据此表达式作出的电路如图6

8、.4所示。,图 6.4 电路逻辑图,6.2.3数据选择器和数据分配器 1. 数据选择器 根据地址码从多路数据中选择一路输出的器件， 叫数据选择器。 利用数据选择器， 可将并行输入的数据转换成串行数据输出。 图6.11所示为集成八选一数据选择器74LS251的逻辑符号。,图 6.11 74LS251逻辑符号,分时传送四位十进制数并显示的电路如图 6.12所示。 四个七段显示器的输入端并接在显示译码器的七个输出端。 千位的四位BCD码， 在A1A0=11时由四块数据选择器的D3传送。 百位、 十位、 个位依次在A1A0为10、01、 00时由各选择器的D2、D1、 D0传送。 在千位数字被传送时，

9、 A1A0=11， 权位选择器的Y3被译出， 选通千位七段显示器显示， 随后其它各位依次显示。,例 6.4 利用四选一数据选择器实现逻辑功能,解 四选一数据选择器的逻辑符号如图6.13所示。 A1、 A0为地址码， D0D3为数据输入端， Y为输出。 若将逻辑变量A、 B作为地址码A1、 A0， 那么， 输出函数就为,要实现本题所要求的逻辑功能， 须使,这样， 只要D0=0 ， D1=C， D2=C， D3=1即可。,图 6.13 四选一数据选择器逻辑符号,2. 数据分配器 数据分配器有一个输入端， 多个输出端。 由地址码对输出端进行选通， 将一路输入数据分配到多路接收设备中的某一路。 图6.

10、14所示为8路数据分配器逻辑符号。 当地址码A2A1A0=011时， Y3=D， 余类推。 分配器也能多级连接， 实现多路多级分配。 图6.15中五个四选一分配器构成16路分配器。 五个分配器用同样的地址码A1、 A0， 请读者分析电路工作过程。,图6.15分配器的输出扩展,图6.15 分配器的输出扩展,6.2.4 数据比较器 数据比较器是对两个位数相同的二进制数进行比较以判定其大小的逻辑电路。 图6.16 为集成比较器74LS85的逻辑符号。 图6.17是用74LS85组成的八位二进制数比较器的连接图。 图中， 低位片的AiBi和 AiBi接地， Ai=Bi接高电平， 是因为低位前面没有更低位。 这样， 低位的比较结果就只决定于低四位进行比较的数据。,图 6.16 74LS85逻辑符号,图 6.17 74LS85组成的八位二进制数比较器,6.2.5 全加器 进行二进制加法时， 除本位的两个加数An、 Bn相加外， 还要加上低位的进位Cn-1。这种加上低位进位的加法叫全加，能实现这种功能的电路叫全加